[发明专利]半导体结构及其形成方法

说明书

本申请公开了一种半导体结构及其形成方法，所述方法包括：提供初始衬底，初始衬底上包括自下至上依次层叠的第一牺牲膜、第一沟道膜、第二牺牲膜、第二沟道膜和第三牺牲膜；刻蚀第三牺牲膜和第二沟道膜，直至暴露第二牺牲膜的表面，以形成第三牺牲层和第二沟道层；在第二沟道层的侧壁形成第一保护层；刻蚀第二牺牲膜和第一沟道膜，直至暴露第一牺牲膜的表面，以形成第二牺牲层和第一沟道层；在第二沟道层的侧壁、第二牺牲层的侧壁和第一沟道层的侧壁形成第二保护层；刻蚀第一牺牲膜和部分初始衬底，以使第一牺牲膜形成第一牺牲层。本申请所公开的半导体结构及其形成方法改进了CFET制造工艺，提高了半导体结构的性能。

技术领域

本申请涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

传统鳍式场效应晶体管(FinFET，Fin Field Effect Transistor)的栅极仅在三面环绕沟道区域，而其栅极底部与半导体衬底相连，这使得在FinFET关闭时可能存在泄漏电流。为此，现有技术中提出了一种互补式场效应晶体管(CFET，Complementary FieldEffect Transistor)，其采用了栅极环绕技术，将薄片形式的n型场效应晶体管和p型场效应晶体管的沟道区域上下堆叠并且使栅极完全环绕沟道区域，不但有效地解决了泄漏电流的问题，还使得晶体管的尺寸缩小了近三分之一。

然而，现有的CFET在制造过程中存在诸如牺牲层变窄、沟槽深度不均匀和/或硬掩模层剩余厚度不足的技术问题。因此，还需要对CFET的形成方法进行改进，以消除目前工艺中存在的问题。

发明内容

在下文中给出了关于本申请的简要概述，以便提供关于本申请的某些方面的基本理解。应当理解，该部分并不意图确定本申请的关键或重要部分，也不是意图限定本申请的范围。其目的仅仅是以简化的形式给出某些概念，以此作为稍后论述的更详细描述的前序。

本申请旨在解决CFET的制造过程中出现的牺牲层变窄、沟槽深度不均匀和/或硬掩模层剩余厚度不足的技术问题。

为了解决上述技术问题中的部分或全部，本申请的一个方面提供了一种半导体结构的形成方法，该方法包括：提供初始衬底，所述初始衬底上包括自下至上依次层叠的第一牺牲膜、第一沟道膜、第二牺牲膜、第二沟道膜和第三牺牲膜；刻蚀所述第三牺牲膜和所述第二沟道膜，直至暴露出所述第二牺牲膜的表面，以使所述第三牺牲膜形成第三牺牲层，并使所述第二沟道膜形成第二沟道层；形成第一保护层，所述第一保护层覆盖所述第二沟道层的侧壁；在形成所述第一保护层之后，刻蚀所述第二牺牲膜和所述第一沟道膜，直至暴露出所述第一牺牲膜的表面，以使所述第二牺牲膜形成第二牺牲层，并使所述第一沟道膜形成第一沟道层；形成第二保护层，所述第二保护层覆盖所述第二沟道层的侧壁、所述第二牺牲层的侧壁和所述第一沟道层的侧壁；以及在形成所述第二保护层之后，刻蚀所述第一牺牲膜和部分所述初始衬底，以使所述第一牺牲膜形成第一牺牲层。

可选地，在刻蚀所述第一牺牲膜和部分所述初始衬底时，使所述初始衬底形成衬底和位于所述衬底上的凸层，所述凸层位于所述第一牺牲层和所述衬底之间。

可选地，所述方法还包括：在所述衬底上形成隔离结构材料层，所述隔离结构材料层覆盖所述凸层的侧壁、第一牺牲层的侧壁、所述第一沟道层的侧壁、所述第二牺牲层的侧壁、所述第二沟道层的侧壁和所述第三牺牲层的侧壁和顶部；平坦化处理所述隔离结构材料层和第三牺牲层以去除所述第三牺牲层；以及在平坦化处理所述隔离结构材料层和所述第三牺牲层之后，回刻蚀所述隔离结构材料层以形成隔离结构，所述隔离结构覆盖所述凸层的侧壁。

可选地，所述方法还包括：在形成所述衬底之后，且在形成所述隔离结构材料层之前，去除所述第二保护层；或者，在形成所述隔离结构材料层之后，所述隔离结构材料层还覆盖所述第二保护层；在回刻蚀所述隔离结构材料层的过程中还去除了所述第二保护层。