[发明专利]电容结构及其形成方法

说明书

本申请提供一种电容结构及其形成方法，所述方法包括：提供半导体衬底；在所述半导体衬底中形成沟槽，所述沟槽中具有由部分半导体衬底构成的若干分立的柱状结构，所述若干柱状结构呈阵列式分布；在所述半导体衬底的顶部表面、所述沟槽的侧壁表面和底部表面、以及所述柱状结构的侧壁表面和顶部表面形成第一电极层；在所述第一电极层表面形成介电层；在所述介电层表面形成第二电极层，所述第二电极层填满柱状结构周围的所述沟槽。所述方法提高了电容结构静电容量、耐击穿电压性，实现了高密度硅电容器制造。

技术领域

本申请涉及半导体技术领域，尤其涉及一种电容结构及其形成方法。

背景技术

集成电路中常用电容器的正电容温度系数较小，可在高稳定振荡回路中作旁路或隔直流用。而在稳定性和损耗要求较高的场合，常用电容器的电容量较小，小尺寸机械加工性较差，用在高脉冲电路中容易被脉冲电压击穿。因此发展硅基电容，可以采用更为通用的半导体加工工艺，制造更小的尺寸，更大的电极结构表面积，获得更高的电容量密度和充放电速度。

目前，为了获得更大的电极结构表面积和电容密度，通常使用沟槽结构在沟槽内积淀一层硅内电极，一层介电层和一层做为外电极的金属层，但当沟槽向更深扩展时，这种工艺不能刻蚀出结构理想的硅基轮廓以及足够的间距来使积淀层有良好的沟槽成膜，以获得准确和稳定的电容性能；此外沟槽中两电极也将挤占掉更多的介电层空间，使得无法获得更多的电荷存储容量；如果加宽沟槽宽度，又会降低单位沟槽密度，无法获得更佳的深沟槽工艺扩展效果。

因此，有必要开发一种新的电容器结构及其形成方法，来增加电容器表面积，从而提高基板单位面积的静电容量、耐击穿电压性等。

发明内容

本申请提供一种电容结构及其形成方法，以提高电容结构的性能。

本申请的一个方面提供一种半导体结构的形成方法，包括：提供半导体衬底；在所述半导体衬底中形成沟槽，所述沟槽中具有由部分半导体衬底构成的若干分立的柱状结构，所述若干柱状结构呈阵列式分布；在所述半导体衬底的顶部表面、所述沟槽的侧壁表面和底部表面、以及所述柱状结构的侧壁表面和顶部表面形成第一电极层；在所述第一电极层表面形成介电层；在所述介电层表面形成第二电极层，所述第二电极层填满柱状结构周围的所述沟槽。

可选的，所述柱状结构的形状包括圆柱体。

可选的，在呈阵列式分布的所述若干柱状结构中，相邻两排的柱状结构交错排列。

可选的，所述第一电极层位于所述半导体衬底的顶部表面、所述沟槽侧壁和底部的部分半导体衬底中、以及柱状结构中的侧壁区域和顶部区域，或者，所述第一电极层位于所述半导体衬底的顶部表面、所述沟槽侧壁和底部的部分半导体衬底中、以及柱状结构中的整个区域。

可选的，采用固态源扩散工艺形成所述第一电极层。

可选的，采用固态源扩散工艺形成所述第一电极层的方法包括在所述半导体衬底表面、所述沟槽表面以及所述若干柱状结构表面形成掺杂源层，所述掺杂源层中具有扩散离子；在所述掺杂源层的表面形成覆盖层；形成所述覆盖层之后，进行热驱动处理，使所述掺杂源层中的扩散离子扩散至所述半导体衬底的顶部表面、所述沟槽侧壁和底部的部分半导体衬底中、以及柱状结构中，形成第一电极层；进行所述热驱动处理之后，去除所述覆盖层以及所述掺杂源层。

可选的，所述掺杂源层的材料包括掺杂磷的氧化硅，所述扩散离子包括磷。

可选的，所述掺杂源层的厚度为60纳米至100纳米；在进行所述热驱动处理之前，所述掺杂源层中具有扩散离子的浓度为15％至25％。

可选的，所述覆盖层的材料包括氧化硅；所述覆盖层的厚度为150纳米至250纳米。