[发明专利]三维半导体存储器件

说明书

一种三维(3D)半导体存储器件包括：第一半导体层和第二半导体层，彼此水平地间隔开；掩埋绝缘层，在第一半导体层和第二半导体层之间；设置在第一半导体层上的第一单元阵列结构和设置在第二半导体层上的第二单元阵列结构；以及隔离结构，设置在第一单元阵列结构和第二单元阵列结构之间的掩埋绝缘层上，其中第一单元阵列结构包括：电极结构，包括在垂直于第一半导体层的顶表面的方向上堆叠的电极；和第一源极结构，设置在第一半导体层和电极结构之间，第一源极结构延伸到掩埋绝缘层上，隔离结构在第一单元阵列结构的第一源极结构和第二单元阵列结构的第二源极结构之间。

技术领域

本发明构思涉及一种半导体存储器件，具体地，涉及其中存储单元被三维地布置的三维半导体存储器件。

背景技术

在消费电子市场中，持续地需要具有优异性能和低廉价格的高度集成的半导体器件。就集成而言，半导体器件可以是二维的或三维的。在二维或平面半导体器件的情况下，由于它们的集成主要由单位存储单元所占据的面积决定，所以集成极大地受精细图案形成技术水平的影响。然而，提高图案精细度所需的极其昂贵的工艺设备使得追求二维或平面半导体器件的提高的集成是不切实际的。因此，正采用包括三维布置的存储单元的三维半导体存储器件以提高集成。

发明内容

根据发明构思的一示范性实施方式，提供一种三维(3D)半导体存储器件，该3D半导体存储器件包括：第一半导体层和第二半导体层，彼此水平地间隔开；掩埋绝缘层，在第一半导体层和第二半导体层之间；设置在第一半导体层上的第一单元阵列结构和设置在第二半导体层上的第二单元阵列结构；以及隔离结构，设置在第一单元阵列结构和第二单元阵列结构之间的掩埋绝缘层上，其中第一单元阵列结构包括：电极结构，包括在垂直于第一半导体层的顶表面的方向上堆叠的电极；和第一源极结构，设置在第一半导体层和电极结构之间，第一源极结构延伸到掩埋绝缘层上，隔离结构在第一单元阵列结构的第一源极结构和第二单元阵列结构的第二源极结构之间。

根据发明构思的一示范性实施方式，提供一种3D半导体存储器件，该3D半导体存储器件包括：第一半导体层和第二半导体层，在基板上彼此水平地间隔开；第一单元阵列结构和第二单元阵列结构，分别设置在第一半导体层和第二半导体层上；以及隔离结构，设置在第一单元阵列结构和第二单元阵列结构之间的基板上，其中第一单元阵列结构包括：电极结构，包括在垂直于第一半导体层的顶表面的方向上堆叠的电极；和第一源极结构，设置在第一半导体层和电极结构之间，第一单元阵列结构的第一源极结构水平地延伸到基板的在第一半导体层和第二半导体层之间的区域，第一单元阵列结构的第一源极结构和第二单元阵列结构的第二源极结构通过隔离结构彼此电分离。

根据发明构思的一示范性实施方式，提供一种3D半导体存储器件，该3D半导体存储器件包括：在基板上的外围电路；下绝缘层，设置在基板上以覆盖外围电路；在下绝缘层上的半导体层；在半导体层上的单元阵列结构；以及隔离结构，设置在下绝缘层上且在单元阵列结构的一侧，其中单元阵列结构包括：电极结构，包括在垂直于半导体层的顶表面的方向上堆叠的电极；以及源极结构，设置在半导体层和电极结构之间，源极结构从半导体层延伸到下绝缘层上并与隔离结构的侧表面接触。

根据发明构思的一示范性实施方式，提供一种3D半导体存储器件，该3D半导体存储器件包括：第一半导体层和第二半导体层，通过掩埋绝缘层彼此分隔；设置在第一半导体层上的第一单元阵列结构和设置在第二半导体层上的第二单元阵列结构；以及隔离结构，设置在掩埋绝缘层上并使第一单元阵列结构和第二单元阵列结构彼此分隔，其中第一单元阵列结构包括：多个电极，在垂直于第一半导体层的顶表面的方向上堆叠；以及源极结构，设置在第一半导体层与所述电极中的最下面的一个电极之间，其中源极结构与掩埋绝缘层重叠。

附图说明

通过参照附图详细描述发明构思的示范性实施方式，发明构思的以上和其它的特征将被更清楚地理解。

图1是示出半导体基板的图，根据发明构思的一示范性实施方式的三维半导体存储器件被集成在该半导体基板上。