[发明专利]一种NAND存储器及其制作方法

说明书

本发明涉及一种NAND存储器及其制作方法，该NAND存储器包括：衬底；位于衬底上方的叠层结构，叠层结构包括在垂直于衬底的垂直方向上依次设置于衬底上方的外延层、底部选择栅结构层和存储阵列堆栈，存储阵列堆栈包括上下多层交替层叠设置的栅极层和层间绝缘层；多数贯穿叠层结构的栅线狭缝；在平行于衬底的水平横向方向上，位于栅线狭缝之间的沟道存储结构；位于栅线狭缝在水平纵长方向的下方端部与衬底之间，隔开外延层与栅线狭缝的下方端部的隔离体；以及覆盖隔离体的平坦层，从而，在通过刻蚀工艺形成栅线狭缝时，无需精确控制栅线狭缝的下方端部终止于外延层的边界处，能够降低对刻蚀工艺的精度要求，进而减小刻蚀设备成本，增加产品可靠度。

【技术领域】

本发明涉及存储器技术领域，具体涉及一种NAND存储器及其制作方法。

【背景技术】

随着技术的发展，半导体工业不断寻找新的生产方式，以使得存储器装置中的每一存储器裸片具有更多数量的存储器单元。其中，3D NAND(三维与非门)存储器由于其存储密度高、成本低等优点，已成为目前较为前沿、且极具发展潜力的三维存储器技术。

现有的3D NAND存储器包括衬底、依次设置于衬底上的外延层、底部选择栅极和堆栈结构、以及设置于堆栈结构中且穿过底部选择栅极直至外延层的栅线狭缝。但是，在3DNAND存储器的制备工艺中，为了确保存储器件的良率和可靠性，当通过刻蚀工艺形成上述栅线狭缝时，需要精确控制栅线狭缝的下方端部终止于外延层的边界处，存在对刻蚀工艺的精度要求高、以及刻蚀设备成本高的问题。

【发明内容】

本发明的目的在于提供一种NAND存储器及其制作方法，以在通过刻蚀工艺形成栅线狭缝时，能够降低对刻蚀工艺的精度要求，进而减小相应的刻蚀设备成本，增加产品可靠度。

为了解决上述问题，本发明实施例提供了一种NAND存储器，该NAND存储器包括：衬底；位于衬底上方的叠层结构，叠层结构包括在垂直于衬底的垂直方向上依次设置于衬底上方的外延层、底部选择栅结构层和存储阵列堆栈，存储阵列堆栈包括上下多层交替层叠设置的栅极层和层间绝缘层；多数贯穿叠层结构的栅线狭缝；在平行于衬底的水平横向方向上，位于栅线狭缝之间的沟道存储结构；位于栅线狭缝在水平纵长方向的下方端部与衬底之间，隔开外延层与栅线狭缝的下方端部的隔离体；以及，覆盖隔离体的平坦层。

其中，栅线狭缝的下方端部终止于外延层的边界之内，隔离体在衬底上的投影形状为中空环形与几何多边形其中之一。

其中，隔离体为中空柱体，中空柱体的柱壁上形成有开口，栅线狭缝的下方端部经过开口延伸至中空柱体的内部。

其中，隔离体在衬底上的投影形状为几何多边形，且包围栅线狭缝的下方端部，而隔开下方端部与外延层。

其中，隔离体深入衬底，而在衬底上形成浅沟槽隔离。

其中，在水平纵长方向上，隔离体具有一侧面位于外延层的侧面之外。

其中，在水平纵长方向上，栅线狭缝的下方端部终止于外延层的边界之外，且被隔离体包裹。

为了解决上述问题，本发明实施例还提供了一种NAND存储器的制作方法，该NAND存储器的制作方法包括：在衬底上方依次形成半导体层和底部选择栅极结构层；形成穿过底部选择栅极结构层和半导体层，直达衬底的隔离体；在隔离体和底部选择栅极结构层上形成存储阵列堆栈，而完成整个叠层结构，存储阵列堆栈包括上下多层交替层叠设置的栅极牺牲层和层间绝缘层；形成一覆盖隔离体的平坦层；形成多数贯穿叠层结构的栅线狭缝，以及位于栅线狭缝之间的沟道存储结构，且栅线狭缝在水平纵长方向的下方端部，穿过部分隔离体，直达半导体层，而使栅线狭缝的下方端部终止于隔离体包围的区域中；以及，通过栅线狭缝去掉半导体层，得到空隙区，并在空隙区中生长出外延层。

其中，形成穿过底部选择栅极结构层和半导体层，直达衬底的隔离体，具体包括：形成凹槽，凹槽由上至下穿过底部选择栅极结构层和半导体层，直达衬底；在凹槽中形成绝缘层，以得到隔离体。