[发明专利]功率半导体芯片、制造装置以及制造方法

说明书

涉及半导体技术领域，本申请提供了一种功率半导体芯片，所述芯片呈矩形，所述芯片包括基材与栅极布线；所述基材内具有多个元胞；所述栅极布线包括栅极焊盘以及多个栅极引线，多个所述栅极引线由所述栅极焊盘向所述芯片的各个角延伸，所述栅极引线分别连接于多个所述元胞的栅极。拥有更短的导通时间，降低了器件的开通时间，提升了芯片的开启性能，降低了器件的开通损耗。改善了外围栅极布线方式，降低了栅极电阻等参数。

技术领域

本发明涉及半导体技术领域，具体而言，涉及一种功率半导体芯片、制造装置以及制造方法。

背景技术

目前功率半导体芯片多采用常规几种的栅极布线设计及芯片布局，常规的设计及芯片布局技术，如图1所示意，由栅极焊盘9接出的较长的栅极布线8，由于栅极布线8过长，且分布区域距离元胞区域7的长度影响，使得电流通过时间不一致，影响芯片开启过程的一致性，导致开通损耗的急剧增加，引起器件开通过程中的升温，也会导致栅极布线区域由于开通不一致导致的布线区域容易击穿。

发明内容

为了解决上述技术问题，本申请提供了一种功率半导体芯片、制造装置以及制造方法，以解决现有技术中半导体芯片开通损耗的问题。

第一方面，本申请提供了一种功率半导体芯片，所述芯片呈矩形，所述芯片包括基材与栅极布线；所述基材内具有多个元胞；所述栅极布线包括栅极焊盘以及多个栅极引线，多个所述栅极引线由所述栅极焊盘向所述芯片的各个角延伸，所述栅极引线分别连接于多个所述元胞的栅极。

进一步地，所述栅极引线为多晶硅层，所述栅极焊盘为金属栅极。

进一步地，所述栅极焊盘位于所述芯片中部。

进一步地，所述栅极布线成型于所述芯片表层上的绝缘层内。

进一步地，所述芯片包括终端区与元胞区，多个所述元胞位于所述元胞区，所述栅极布线位于所述元胞区。

进一步地，相邻两个所述栅极引线之间夹角为90度。

另一方面，本申请提供一种功率半导体芯片制造装置，包括光刻版，所述光刻版呈矩形，所述光刻版包括栅极焊盘区以及多个栅极引线区，多个所述栅极引线区由所述栅极焊盘区向所述光刻版的各个角延伸。

进一步地，相邻两个所述栅极引线区之间夹角为90度。

另一方面，本申请提供一种功率半导体芯片制造方法，包括步骤：

在基材上形成掩蔽层；

在所述掩蔽层打开元胞区域；

在所述元胞区域形成牺牲氧化层和器件柵氧化层；

形成栅极布线，所述栅极布线包括栅极焊盘以及多个栅极引线，多个所述栅极引线由所述栅极焊盘向所述芯片的各个角延伸，所述栅极引线分别连接于多个所述元胞的栅极。

进一步地，相邻两个所述栅极引线区之间夹角为90度。

本申请实施例提供的上述技术方案与现有技术相比具有如下优点：

应用本发明的技术方案，相对于常规栅极布线设计结构，本申请对角形式的栅极布线设计结构这种结构在几个方面有优势：拥有更短的导通时间，降低了器件的开通时间，提升了芯片的开启性能，降低了器件的开通损耗。改善了外围栅极布线方式，降低了栅极电阻等参数。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。