[发明专利]半导体结构、三维存储器及制备方法

说明书

本发明提供一种半导体结构、三维存储器及各自的制备方法，半导体结构的制备方法包括：提供半导体衬底，于半导体衬底上形成叠层结构，叠层结构包括沿X方向划分的存储区及连接区，连接区至少包括第一连接分区及第二连接分区，对第一连接分区的叠层结构进行预设层级数的预设刻蚀，再对第一连接分区剩余的叠层结构进行同步刻蚀，对第二连接分区的叠层结构进行同步刻蚀，得到待形成台阶。本法发明采用预设刻蚀(chop)以及同步刻蚀(trim and etch)相结合的工艺，降低了器件制备的工艺难度减少了掩膜版数量，结合X方向及Y方向的刻蚀实现了需要台阶的制备，切断了Y方向上阶梯的连续性，改善了材料的应力和膨胀，提高了器件的稳定性。

技术领域

本发明属于集成电路制造领域，特别涉及一种半导体结构、三维存储器及制备方法。

背景技术

快闪存储器(Flash Memory，简称闪存)是一种非易失性存储器(Non-VolatileMemory，简称NVM)，也就是说当电源关掉，它所存储的数据不会消失。与之对应，动态随机存取存储器(Dynamic Random Access Memory，简称DRAM)、静态随机存取存储器(StaticRandom Access Memory，简称SRAM)则是易失性存储器(Volatile Memory，VM)，电源关掉，所存储的数据会消失。

闪存存储单元(Memory Cell)结构的不同区分为NOR Flash及NAND Flash二种，NOR Flash具有较快的读取速度，但写入及擦除则较慢，其容量也远小于NAND Flash，但NORFlash可存取至任何选定的字节。一般IC内之嵌入式闪存(Embedded Flash)均为NORFlash，主要用于存储行动装置及计算机内之启动、应用程序、操作系统和就地执行(eXecute-in-Place，XIP)的代码。NOR Flash存储单元大小比NAND Flash大很多，也由于存储单元的结构，NOR Flash在本质上比NAND Flash可靠。NAND Flash的读取速度稍慢，但写入及擦除则相对较NOR Flash快很多，IC容量可达128GB以上，但它无法存取至特定的字节，而是以小块(Page)方式处理数据。NAND Flash通常被用来作为大量数据存储器，现在市面上GB(Gigabyte)级的U盘(USB Flash Drive)及SSD固态硬盘(Solid State Drive/Disk)均使用NAND Flash。

然而，现有台阶分布在阵列区的单边，且多为长台阶(long stair case)，呈依次递增或递减，台阶往往做不同分区(两、三四分区)，例如，可以是沿某一方向(如X方向)三分区且递增，沿另一方向(如Y方向)连续的台阶，X方向和Y方向垂直。一般的，台阶形成后，进行氧化物填充和化学机械研磨，例如，由于台阶在Y方向连续，所以填充物也是连续的。填充氧化物与台阶为不同材料，在相同热处理下，形变不一致，导致的应力和膨胀的差异，使得器件的核心区(core)和台阶区(Stair-Step，简称SS)结构性能恶化，甚至失效。

因此，如何提供一种半导体结构、三维存储器及制备方法以解决现有技术中的上述问题实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体结构、三维存储器及各自的制备方法，用于解决现有技术中台阶制备工艺难度大且由于应力和膨胀等导致器件结构性能恶化，甚至失效等问题。

为实现上述目的及其他相关目的，本发明提供一种半导体结构的制备方法，所述制备方法包括如下步骤：

提供半导体衬底，并于所述半导体衬底所在的平面内定义相互垂直的X方向及Y方向，于垂直于所述半导体衬底所在的平面的方向上定义Z方向；

于所述半导体衬底上形成叠层结构，所述叠层结构包括若干个沿所述Z方向上堆叠的叠层材料单元，所述叠层结构包括沿所述X方向划分的存储区及连接区，且所述连接区至少包括第一连接分区及第二连接分区；