[实用新型]半导体存储装置

说明书

实施方式提供一种可使存储器柱体的上部与下部2个柱体间的连接变得良好的半导体存储装置。一实施方式的半导体存储装置具备：多个第1导电体层，在第1方向上积层；第2导电体层，设置在所述第1导电体层的上方；第1半导体层，在所述多个第1导电体层内在所述第1方向上延伸；第2半导体层，包含在所述第2导电体层内在所述第1方向上延伸的第1部分、及与所述第1方向正交的截面上的直径大于所述第1部分的第2部分；及第1电荷储存层，配置在所述多个第1导电体层与所述第1半导体层之间。所述第1电荷储存层的上端与所述第1半导体层的上端相比，在所述第1方向朝上突出。

[相关申请案]

本申请案享有以日本专利申请案第2019-38413号(申请日:2019年3月4日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。

技术领域

实施方式涉及一种半导体存储装置。

背景技术

作为能够非易失性存储数据的半导体存储装置，已知有NAND快闪存储器。如该NAND快闪存储器的半导体存储装置中，为了高集成化、大容量化而一直采用3维存储器结构。该3维存储器结构中，已知有将上部与下部的2个柱体连接而构成存储器柱体的结构。

实用新型内容

实施方式提供一种存储器柱体的上部与下部的2个柱体间的连接良好的半导体存储装置。

一个实施方式的半导体存储装置具备：多个第1导电体层，在第1方向上积层；第2导电体层，设置在所述第1导电体层的上方；第1半导体层，在所述多个第1导电体层内在所述第1方向上延伸；第2半导体层，包含在所述第2导电体层内在所述第1方向上延伸的第1部分、及与所述第1方向正交的截面上的直径大于所述第1部分的第2部分；及第1电荷储存层，配置在所述多个第1导电体层与所述第1半导体层之间。所述第1电荷储存层的上端与所述第1半导体层的上端相比，在所述第1方向朝上突出。

较理想为，所述半导体存储装置更具备配置在所述第1半导体层与所述第2导电体层之间，且配置在所述第1电荷储存层与所述第2半导体层的所述第2部分之间的第1绝缘体层。

较理想为，所述半导体存储装置的所述第2半导体层的所述第2部分在内部具备气隙。

较理想为，所述半导体存储装置的所述第1半导体层的直径大于所述第2半导体层的所述第1部分的直径。

较理想为，所述半导体存储装置的所述第1绝缘体层包含氧化硅或氮化硅。

较理想为，所述半导体存储装置更具备配置在所述第2导电体层与所述第2半导体层的所述第1部分之间的第2绝缘体层，且所述第2绝缘体层包含第2电荷储存层。

较理想为，所述半导体存储装置的所述第2半导体层的所述第2部分的膜厚薄于所述第1半导体层的沿着所述多个第1导电体层及所述第1电荷储存层配置的部分的膜厚。

其他实施方式的半导体存储装置具备：多个第1导电体层，在第1方向积层；第2导电体层，设置在所述第1导电体层的上方；第1半导体层，在所述多个第1导电体层内在所述第1方向上延伸；第2半导体层，包含在所述第2导电体层内在所述第1方向上延伸的第1部分、及与所述第1方向正交的截面上的直径大于所述第1部分的第2部分，且在所述第2部分中与所述第1半导体层相接；第1电荷储存层，配置在所述多个第1导电体层与所述第1半导体层之间；及第1绝缘体，配置在所述第1半导体层与所述第2导电体层之间，且与所述第2半导体层的所述第2部分相接。

根据所述实施方式，能够提供一种存储器柱体的上部与下部的2个柱体间的连接良好的半导体存储装置。

附图说明

图1是表示包含第1实施方式的半导体存储装置的存储器系统的整体构成的框图。