[发明专利]碳化硅MOSFET芯片

说明书

本公开提供一种碳化硅MOSFET芯片。该碳化硅MOSFET芯片包括设置于漂移层上的有源区、终端区和过渡区；所述有源区包括若干元胞结构，所述元胞结构包括与所述源区并排设置于所述第一阱区表面内且与所述源区远离所述元胞结构中心的一端接触的第二导电类型第一增强区以及位于所述元胞结构两侧的所述漂移层上方且与所述漂移层形成肖特基接触的第一肖特基金属层；所述过渡区包括所述第二增强区上方设置有与所述第二增强区形成欧姆接触的第二源极金属层，所述漂移层表面上设置有与所述漂移层的未被所述第二增强区覆盖的区域形成肖特基接触的第二肖特基金属层。通过同时在碳化硅MOSFET芯片的有源区和过渡区集成SBD，改善碳化硅芯片的双极退化效应，提高芯片的可靠性。

技术领域

本公开涉及半导体器件技术领域，具体涉及一种碳化硅MOSFET芯片。

背景技术

碳化硅(SiC)是新型宽禁带半导体材料，具有出色的物理、化学和电性能。碳化硅的击穿电场强度是传统硅的10倍，导热率是硅的3倍，且具有更高的开关频率，可减小电路中储能元件的损耗和体积。理论上，SiC器件可以在600摄氏度以上的高温环境下工作，且具有优异的抗辐射性能，大大提高了其高温稳定性。

然而受限于现有制成技术，在碳化硅双极器件中的“双极退化”现象，即在载子注入(或激发)之后进行复合，单个肖克莱型堆垛层错(Schockley StackingFault,SSF)的成核和扩展发生在基面位错(Basal Plane Dislocation,BPD)的位置或其他位错的基失面段，扩展的SSF导致载流子寿命的显著降低从而使碳化硅双极性器件压降增大、反向偏置漏电流增大，不利于碳化硅双极性器件的可靠性。

传统的MOSFET芯片，如图1和2所示，在其有源区110内以及位于有源区110与终端区130之间的过渡区120内都寄生了一个体内PiN二极管(Body Diode)。在MOSFET芯片工作过程中，有源区和过渡区二极管如果被触发，都会引起芯片可靠性的退化，

发明内容

针对上述问题，本公开提供了一种碳化硅MOSFET芯片。

第一方面，本公开提供一种碳化硅MOSFET芯片，包括第一导电类型碳化硅衬底和位于所述衬底上方的第一导电类型漂移层，以及设置于所述漂移层上的有源区、终端区和位于所述有源区与所述终端区之间的过渡区；

所述有源区包括若干元胞结构，所述元胞结构包括位于所述漂移层表面内且设置于所述元胞结构两侧的第二导电类型第一阱区、位于所述第一阱区表面内的第一导电类型源区、与所述源区并排设置于所述第一阱区表面内且与所述源区远离所述元胞结构中心的一端接触的第二导电类型第一增强区、位于所述元胞结构中心且与所述第一阱区和所述源区接触的栅结构、位于所述源区和所述第一增强区上方且同时与所述源区和所述第一增强区形成欧姆接触的第一源极金属层，以及位于所述元胞结构两侧且在所述漂移层上方与所述漂移层形成肖特基接触的第一肖特基金属层；

所述过渡区包括设置于所述漂移层表面内的第二导电类型第二增强区，所述第二增强区上方设置有与所述第二增强区形成欧姆接触的第二源极金属层，所述漂移层表面上设置有与所述漂移层的未被所述第二增强区覆盖的区域形成肖特基接触的第二肖特基金属层，其中，所述第二源极金属层与所述第二肖特基金属层间隔设置。

根据本公开的实施例，优选地，

所述第二肖特基金属比所述第二源极金属层更靠近所述有源区；

所述第二肖特基金属与所述第一肖特基金属分离并通过芯片表面第一金属形成连接，或者所述第二肖特基金属与所述第一肖特基金属直接相连。

根据本公开的实施例，优选地，在所述过渡区中，所述漂移层表面未被所述第二增强区覆盖的区域内还设置有多个纵向间隔设置的第三增强区，其中，所述第二肖特基金属层与相邻两个所述第三增强区之间的漂移层形成肖特基接触。

根据本公开的实施例，优选地，