[发明专利]一种MOSFET结构及其制备方法和应用

说明书

本发明公开了一种MOSFET结构及其制备方法和应用。该MOSFET结构包括具有沟槽的碳化硅晶圆，以及沉积于所述沟槽的侧壁和底部的栅极氧化层，且沟槽底部的栅极氧化层厚度大于沟槽侧壁的栅极氧化层厚度。本发明的MOSFET结构能够避免底部栅极氧化层厚度偏薄导致器件提前击穿的问题，提高了半导体器件的可靠性。

技术领域

本发明属于半导体领域，具体涉及一种MOSFET结构及其制备方法和应用。

背景技术

基于碳化硅(SiC)的功率半导体器件受益于SiC材料的高带隙和高击穿场强，可应用于高压电网、轨道机车、电动汽车等领域。沟槽型MOSFET(金属-氧化物半导体场效应晶体管)器件具有更低的比导通电阻，是现今主流器件厂商所采用的结构之一。

在沟槽型碳化硅MOSFET结构制造过程中，沟槽栅氧化层的制备是其中最为关键的一环。现有技术中，栅极氧化层的制备方法大多为热氧化法，例如CN102479713B公开的热氧化法，向氧化反应腔中通氢气和氧气，持续时间为14-16分钟。但是该方法制备的底部栅极氧化层较薄，容易被击穿，限制了碳化硅MOSFET结构的耐压强度。

发明内容

本发明针对现有的上述技术问题，提供一种MOSFET结构及其制备方法和应用，在保证沟槽侧壁的栅极氧化层厚度在需求范围内的同时，能够提高沟槽底部的栅极氧化层厚度，避免底部栅极氧化层厚度偏薄导致器件提前击穿的问题，提高了半导体器件的可靠性。

本发明的发明人经过研究发现：高温氧化过程中，由于4H-SiC各向异性使得各晶向的氧化速率不同。通常情况下，晶面(0001)的氧化速率最慢，而(000-1)面的氧化速率最快，侧壁如(11-20)面的氧化速率处于这两者之间。因此高温热氧化会导致沟槽底部的栅极氧化层偏薄而侧壁的栅极氧化层偏厚。在高栅偏压应力状态下，沟槽底部的栅极氧化层比侧壁栅极氧化层提前击穿，器件的可靠性变低，碳化硅的高击穿场强特性没有被充分利用，限制了碳化硅MOSFET结构的耐压强度。而通过本发明方法制备的MOSFET结构，沟槽底部的栅极氧化层厚度大于沟槽侧壁的栅极氧化层厚度，从而增强了底部栅极氧化层的电场耐受度，进一步提高了器件的可靠性。

本发明第一方面提供了一种MOSFET结构，包括具有沟槽的碳化硅晶圆，以及沉积于所述沟槽的侧壁和底部的栅极氧化层，且沟槽底部的栅极氧化层厚度大于沟槽侧壁的栅极氧化层厚度。

根据本发明所述的MOSFET结构的一些实施方式，所述沟槽底部的栅极氧化层厚度比沟槽侧壁的栅极氧化层厚度多10nm-100nm。例如10nm、20nm、30nm、40nm、50nm、60nm、70nm、80nm、90nm、100nm，以及它们之间的任意值。

根据本发明所述的MOSFET结构的一些实施方式，所述栅极氧化层的为SiO₂层。在本发明中，栅极氧化层包括制备过程中形成的第一栅极氧化层和第二栅极氧化层。所述的栅极氧化层厚为第一栅极氧化层和第二栅极氧化层的总厚度。

根据本发明所述的MOSFET结构的一些实施方式，所述碳化硅晶圆包括碳化硅衬底，以及依次形成于所述碳化硅衬底表面的碳化硅外延层、P型掺杂区和N型掺杂区，其中，在所述具有沟槽的碳化硅晶圆中，沟槽穿透所述P型掺杂区和N型掺杂区，设置在所述碳化硅外延层上。具有沟槽的碳化硅晶圆的示意图可以如图2所示。

根据本发明所述的MOSFET结构的一些实施方式，所述碳化硅外延层的掺杂浓度为1×10¹⁵atoms/cm³-5×10¹⁶atoms/cm³。

根据本发明所述的MOSFET结构的一些实施方式，所述P型掺杂区的掺杂浓度为1×10¹⁶atoms/cm³-1×10¹⁸atoms/cm³。