[发明专利]半导体存储器装置以及该半导体存储器装置的制造方法

说明书

提供了一种半导体存储器装置以及该半导体存储器装置的制造方法。一种半导体存储器装置包括：下层叠结构，其在基板上并且包括在垂直方向上层叠的多个下层；中间层叠结构，其在下层叠结构上并且包括在垂直方向上层叠的多个中间层；多个凹槽，其在接触区域中并且穿透中间层叠结构，所述多个凹槽按照不同的深度暴露下层叠结构；以及多个台阶，其沿着凹槽的侧壁形成。

技术领域

本公开总体上涉及半导体存储器装置及其制造方法，更具体地，涉及一种三维半导体存储器装置及其制造方法。

背景技术

半导体存储器装置可包括存储器单元阵列，该存储器单元阵列包括多个存储器单元。存储器单元阵列可包括按照各种结构布置的存储器单元。为了改进半导体存储器装置的集成度，已提出了三维半导体存储器装置。

三维半导体存储器装置包括三维布置的存储器单元。三维半导体存储器装置可包括在垂直方向上层叠的多个层。包括多个层的层叠结构可包括连接到接触插塞以接收电信号的连接区域。

发明内容

根据本公开的一方面，可提供一种半导体存储器装置，该半导体存储器装置包括：基板，其包括单元区域和接触区域；下层叠结构，其在基板上并包括在垂直方向上层叠的多个下层；中间层叠结构，其在下层叠结构上并包括在垂直方向上层叠的多个中间层；多个凹槽，其在接触区域中并穿透中间层叠结构，所述多个凹槽按照不同深度暴露下层叠结构；以及多个台阶，其沿着凹槽的侧壁形成。

根据本公开的另一方面，可提供一种制造半导体存储器装置的方法，该方法包括以下步骤：形成第一层叠结构，该第一层叠结构包括在垂直方向上层叠的多个下层；在第一层叠结构上形成第二层叠结构，该第二层叠结构包括在垂直方向上层叠的多个中间层；在第二层叠结构上形成第三层叠结构，该第三层叠结构包括在垂直方向上层叠的多个上层；蚀刻第三层叠结构，使得限定分别暴露上层的上表面的参考区域；在第三层叠结构上形成包括使参考区域开放的开口的掩模图案；以及使用掩模图案作为蚀刻屏障来形成分别使下层的上表面开放的多个凹槽。

附图说明

图1是示意性地示出根据本公开的实施方式的半导体存储器装置的栅层叠结构的示图。

图2A和图2B是示意性地示出各个栅层叠结构的与图1所示的单元区域交叠的部分的平面图。

图3A和图3B是示出各个栅层叠结构的与图1所示的接触区域交叠的部分的各种实施方式的平面图。

图4A至图4C是根据本公开的实施方式的栅层叠结构的截面图。

图5A至图5C是示出根据本公开的实施方式的形成在连接区域中的接触插塞的截面图。

图6、图7A和图7B、图8、图9、图10A和图10B、图11和图12是示出根据本公开的实施方式的半导体存储器装置的制造方法的示图。

图13至图15是示出根据本公开的实施方式的半导体存储器装置的制造方法的平面图。

图16是示出根据本公开的实施方式的存储器系统的配置的框图。

图17是示出根据本公开的实施方式的计算系统的配置的框图。

具体实施方式

本文所公开的具体结构或功能描述仅是例示性的，目的是描述根据本公开的概念的实施方式。根据本公开的概念的实施方式可按照各种形式实现，无法解释为限于本文所阐述的实施方式。

实施方式可提供一种能够简化用于形成连接区域的制造工艺的半导体存储器装置以及该半导体存储器装置的制造方法。

图1是示意性地示出根据本公开的实施方式的半导体存储器装置10的栅层叠结构GST的示图。图1示出各个栅层叠结构GST的一部分。