[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，所述形成方法包括：提供半导体衬底，所述半导体衬底上形成有晶体管，所述晶体管包括栅介质层、位于栅介质层上的栅电极、以及位于栅电极和栅介质层两侧的半导体衬底中的源区和漏区；形成覆盖所述晶体管的保护层，所述保护层至少包括富硅氮化硅层，所述富硅氮化硅层用于吸附和存储后段制作工艺中产生的等离子体电荷。由于所述保护层中包括富硅氮化硅层，所述富硅氮化硅层能吸附和存储后段制作工艺中产生的等离子体电荷，从而防止后段工艺过程中产生的等离子电荷对栅介质层带来的等离子体诱导损伤，从而保证栅介质层的性能，提高晶体管的性能，并且本发明的方法对于防止等离子体诱导损伤简单有效。

技术领域

本发明涉及半导体制作领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在半导体制造领域中，离子注入工艺、化学气相沉积工艺、刻蚀工艺和光刻胶的去除工艺等诸多工艺中都会用到等离子体。理论上等离子体总的对外电性应该是呈现中性的，即正离子与负离子是等量的，但是由于等离子体分布不均匀，从而实际上进入半导体衬底的正离子和负离子在局部区域并不是等量的，因此产生大量游离的电荷，半导体衬底上的金属布线或者多晶硅等导体就像天线一样会收集这些游离的电荷，并且很容易在半导体衬底表面形成电荷的积累，这种电荷的积累会影响栅极介质层(栅极氧化层)的性能，使栅极介质层的各种电学参数(例如绝缘层中的固定电荷、界面态密度、平带电压以及栅极漏电流等)退化，严重时甚至会造成器件的失效，这被称为“等离子体诱导损伤”(Plasma-Induced Damage，PID)。

尤其是在集成电路制造工艺的后段制程、即形成金属互连线的过程中，使用了电介质化学气相沉积(DCVD)工艺、等离子刻蚀工艺以及物理气相沉积(PVD)工艺等，更容易使得栅极介质层遭受等离子体诱导损伤。

传统的工艺会研究PID比较严重的工艺，从源头出发，减少PID，进而提高栅极介质层的可靠性，但是这种方法比较繁琐，首先寻找PID的源头就是很大的工作量，耗时耗力，而且有些工艺不能轻易改变，会提高大量成本或研发时间，因此这种方法往往不能很快的解决问题，因此寻找更加有效的减少PID对栅极介质层影响的方法成为半导体工程师迫切需要解决的问题

发明内容

本发明所要解决的技术问题是在怎样更有效的减少PID对栅极介质层的影响。

为此，本发明提供了一种半导体结构的形成方法，包括：

提供半导体衬底，所述半导体衬底上形成有晶体管，所述晶体管包括栅介质层、位于栅介质层上的栅电极、以及位于栅电极和栅介质层两侧的半导体衬底中的源区和漏区；

形成覆盖所述晶体管的保护层，所述保护层至少包括富硅氮化硅层，所述富硅氮化硅层用于吸附和存储后段制作工艺中产生的等离子体电荷。

可选的，还包括：在所述保护层上形成底层介质层；

在所述底层介质层和保护层中形成与栅电极和/或源区以及漏区连接的金属插塞；

在形成金属插塞后，进行后段制作工艺，所述富硅氮化硅层用于吸附和存储所述金属插塞中传输的所述后段制作工艺中产生的等离子体电荷。

可选的，所述保护层包括富硅氮化硅层和位于所述富硅氮化硅层上的氮化硅层，所述富硅氮化硅层中的硅元素的含量大于氮化硅层中硅元素的含量。

可选的，所述保护层包括氮化硅层和位于所述氮化硅层上的富硅氮化硅层，所述富硅氮化硅层中的硅元素的含量大于氮化硅层中硅元素的含量。

可选的，所述富硅氮化硅层中的硅元素和氮元素的比值≥1:1。

可选的，形成所述富硅氮化硅层的工艺为化学气相沉积，所述化学气相沉积采用的气体包括硅烷和氨气，硅烷和氨气的流量比≥1:1。

可选的，所所述富硅氮化硅层的厚度范围为30～350埃。