[发明专利]半导体结构及其形成方法

说明书

本发明提供了一种半导体结构及其形成方法，包含提供半导体衬底，形成牺牲层于半导体衬底之上，刻蚀牺牲层以形成牺牲图案，使用牺牲图案为刻蚀遮罩刻蚀半导体衬底，以形成半导体衬底的主动区，修整牺牲图案，以及以栅极电极置换修整的牺牲图案。

技术领域

本揭露是有关于一种半导体结构，且特别是有关于快闪记忆体。

背景技术

近年来，由于快闪记忆体(flash memory)兼具高密度、低成本、可重复写入及电可抹除性等优点，已然成为非挥发性记忆体元件的主流，并被广泛的应用于各式可携式电子产品中，例如笔记型电脑、数位随身听、数位相机、手机、游戏主机等相关可携式电子产品。

随着记忆体工艺的微缩，一般快闪记忆体的工艺会面临一些挑战。例如，空隙(void)形成于浮栅(floating gate)中。浮栅中的空隙会降低记忆体装置的可靠度与制造良品率。因此，如何提供一种快闪记忆体的形成方法，以降低空隙(void)形成于浮栅中的可能性，将成为重要的一门课题。

发明内容

本发明实施例提供半导体结构的制造方法。此方法包含提供半导体衬底，形成牺牲层于半导体衬底之上，刻蚀牺牲层以形成牺牲图案，使用牺牲图案为刻蚀遮罩刻蚀半导体衬底，以形成半导体衬底的主动区，修整牺牲图案，以及以栅极电极置换修整的牺牲图案。

本发明实施例提供半导体结构。此半导体结构包含半导体衬底的主动区、以及设置于主动区之上的栅极电极。栅极电极包含上部和下部，上部的宽度大于下部的宽度。此半导体结构还包含隔离结构。栅极电极和主动区埋置于隔离结构中。隔离结构包含第一绝缘材料、以及设置于第一绝缘材料之上的第二绝缘材料。

本发明实施例提供半导体结构的形成方法。通过进行修整工艺，形成牺牲图案具有上部宽度大于其下部宽度。因此，在牺牲图案置换为栅极电极的过程中，可降低空隙形成于用于栅极电极的导电材料中的可能性，从而提升所得到的半导体装置的可靠性和制造良品率。

附图说明

让本发明的特征和优点能更明显易懂，下文特举不同实施例，并配合所附图式作详细说明如下：

图1A-图1L是根据本发明的一些实施例，绘示形成半导体结构在不同阶段的剖面示意图。

图1D-1是根据本发明的一些实施例，绘示图1D的部分的剖面示意图，以说明额外的一些细节。

图1L-1是根据本发明的一些实施例，绘示图1L的部分的剖面示意图，以说明额外的一些细节。

图2A-图2L是根据本发明的一些实施例，绘示形成半导体结构在不同阶段的剖面示意图。

图2D-1是根据本发明的一些实施例，绘示图2D的部分的剖面示意图，以说明额外的一些细节。

图2L-1是根据本发明的一些实施例，绘示图2L的部分的剖面示意图，以说明额外的一些细节。

图3是根据本发明的一些实施例，绘示图2L-1的剖面示意图的修改。

附图标记：

100～半导体结构 102～半导体衬底

102A～主动区 104～栅极介电层

106～牺牲层 106’～牺牲图案

106”～牺牲图案 106A～顶面

106B～底面 106C～侧壁

108～第一硬遮罩层 108’～第一硬遮罩图案