[发明专利]阵列基板及其制作方法、显示装置

说明书

本申请涉及显示技术领域，具体而言，涉及一种阵列基板、阵列基板的制作方法及显示装置。该阵列基板包括：衬底基板，具有像素显示区和栅极驱动电路区；第一薄膜晶体管，形成在所述像素显示区，所述第一薄膜晶体管包括第一栅极绝缘层；第二薄膜晶体管，形成在所述栅极驱动电路区，所述第二薄膜晶体管包括第二栅极绝缘层；其中，所述第二栅极绝缘层的厚度小于所述第一栅极绝缘层的厚度。该方案制作出的显示产品具有良好的显示效果。

技术领域

本申请涉及显示技术领域，具体而言，涉及一种阵列基板、阵列基板的制作方法及显示装置。

背景技术

现有的阵列基板中的薄膜晶体管(Thin Film Transistor，简称：TFT) 可以采用氧化物半导体(例如：铟镓锌氧化物)制作有源层，氧化物半导体具有迁移率高、可制作大尺寸产品等特点。

目前，随着用户对显示产品的要求不断增加，有必要对阵列基板中各元器件的制作精益求精，尤其需要对阵列基板中的薄膜晶体管进行优化，以达到更好的显示效果。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本申请的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本申请的目的在于提供一种阵列基板、阵列基板的制作方法及显示装置，具有良好的显示效果。

本申请第一方面提供了一种阵列基板，其包括：

衬底基板，具有像素显示区和栅极驱动电路区；

第一薄膜晶体管，形成在所述像素显示区，所述第一薄膜晶体管包括第一栅极绝缘层；

第二薄膜晶体管，形成在所述栅极驱动电路区，所述第二薄膜晶体管包括第二栅极绝缘层；

其中，所述第二栅极绝缘层的厚度小于所述第一栅极绝缘层的厚度。

在本申请的一种示例性实施中，

所述衬底基板还具有布线区，且所述阵列基板还包括形成在所述布线区的转接结构，所述转接结构包括：

第三栅极，与所述第一薄膜晶体管的第一栅极和所述第二薄膜晶体管的第二栅极同层设置，且所述第三栅极与所述第二栅极连接；

第三栅极绝缘层，与所述第一栅极绝缘层和所述第二栅极绝缘层同层设置，且所述第三栅极绝缘层具有过孔，以暴露所述第三栅极；

转接线，与所述第一薄膜晶体管的第一源漏极和所述第二薄膜晶体管的第二源漏极同层设置，所述转接线与所述第二源漏极连接，且所述转接线的一端位于所述过孔内并与所述第三栅极连接。

在本申请的一种示例性实施中，

所述第二栅极绝缘层的厚度与所述第一栅极绝缘层的厚度比为2:3 至3:4。

本申请第二方面提供了一种阵列基板的制作方法，其包括：

提供一衬底基板，所述衬底基板具有像素显示区和栅极驱动电路区；

形成位于所述像素显示区的第一薄膜晶体管和位于所述栅极驱动电路区的第二薄膜晶体管；

其中，所述第一薄膜晶体管包括第一栅极绝缘层，所述第二薄膜晶体管包括第二栅极绝缘层，所述第二栅极绝缘层的厚度小于所述第一栅极绝缘层的厚度。

在本申请的一种示例性实施例中，所述衬底基板还具有布线区，其中，所述制作方法包括：

形成所述第一薄膜晶体管的第一栅极和所述第二薄膜晶体管的第二栅极，同时，还形成位于所述布线区的第三栅极，所述第三栅极与所述第二栅极连接；形成覆盖所述第一栅极、所述第二栅极及所述第三栅极的栅极绝缘薄膜；