[发明专利]半导体装置及其制作方法在审
| 申请号： | 201910862579.5 | 申请日： | 2019-09-12 |
| 公开（公告）号： | CN112490285A | 公开（公告）日： | 2021-03-12 |
| 发明（设计）人： | 张峻铭;廖文荣 | 申请（专利权）人： | 联华电子股份有限公司 |
| 主分类号： | H01L29/778 | 分类号： | H01L29/778;H01L21/335 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 陈小雯 |
| 地址： | 中国台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体 装置 及其 制作方法 | ||
1.一种半导体装置，其特征在于，包括：
增强型高电子迁移率晶体管，包括主动区域和绝缘区域，该增强型高电子迁移率晶体管包括：
基板；
III-V族主体层，设置于该基板之上；
III-V族阻障层，设置于该III-V族主体层之上，并设置于该主动区域和该绝缘区域内；以及
凹槽，形成于该主动区域内的该III-V族阻障层内。
2.根据权利要求1所述的半导体装置，其特征在于，位于该主动区域内的该III-V族阻障层的厚度介于2～10纳米之间。
3.根据权利要求1所述的半导体装置，其特征在于，该半导体装置还包括栅极电极，设置于该凹槽内且电耦合至该主动区域内的该III-V族阻障层。
4.根据权利要求1所述的半导体装置，其特征在于，该半导体装置还包括至少二个源/漏极电极，设置于该主动区域内。
5.根据权利要求1所述的半导体装置，其特征在于，该半导体装置还包括一蚀刻掩模层，设置于该III-V族阻障层的顶面，并且分离于该凹槽。
6.根据权利要求5所述的半导体装置，其特征在于，该蚀刻掩模层的组成包括氮化硅或氧化硅。
7.根据权利要求1所述的半导体装置，其特征在于，该半导体装置还包括另一凹槽，形成于该绝缘区域内的该III-V族阻障层内。
8.根据权利要求7所述的半导体装置，其特征在于，位于该绝缘区域内的该III-V族阻障层的厚度介于2～10纳米之间。
9.根据权利要求7所述的半导体装置，其特征在于，该半导体装置还包括一钝化层，设置于该主动区域和该绝缘区域内的该些凹槽内。
10.根据权利要求9所述的半导体装置，其特征在于，该半导体装置还包括一蚀刻掩模层，设置于该主动区域内的该钝化层和该III-V族阻障层之间，其中该蚀刻掩模层分离于该主动区域和该绝缘区域内的该些凹槽的底面。
11.根据权利要求9所述的半导体装置，其特征在于，该钝化层的组成包括氮化铝、氧化铝或氮化硅。
12.根据权利要求1所述的半导体装置，其特征在于，该半导体装置还包括设置于该增强型高电子迁移率晶体管一侧的另一增强型高电子迁移率晶体管，其中该III-V族阻障层是一连续层，设置于该些增强型高电子迁移率晶体管之间。
13.一种半导体装置的制作方法，该半导体装置包括主动区域和绝缘区域，其特征在于，该制作方法包括：
提供基板，其上设置有III-V族主体层及III-V族阻障层；
在该III-V族阻障层内形成第一凹槽和第二凹槽，其中该第一凹槽和该第二凹槽会分别位于该主动区域和该绝缘区域内；以及
在该第一凹槽和该第二凹槽的底部沉积一钝化层，其中部分的该III-V族阻障层会位于该第一凹槽和该第二凹槽的下方。
14.根据权利要求13所述的半导体装置的制作方法，其特征在于，该第一凹槽和该第二凹槽会同时形成。
15.根据权利要求13所述的半导体装置的制作方法，其特征在于，位于该主动区域内的该III-V族阻障层的厚度介于2～10纳米之间。
16.根据权利要求13所述的半导体装置的制作方法，其特征在于，该钝化层的组成包括氮化铝、氧化铝或氮化硅。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司，未经联华电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201910862579.5/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
