[发明专利]半导体装置及其制造方法

说明书

本发明的半导体装置及其制造方法包括：准备形成有电极的半导体晶片，经由凸块将形成于半导体芯片的第一半导体元件与半导体晶片的电极电连接；连接半导体晶片与半导体芯片之前或之后，在相互对置的半导体晶片与半导体芯片的间隙形成第一绝缘树脂层；在半导体晶片上以直至达到掩埋半导体芯片的厚度的方式形成第二绝缘树脂层；研磨第二绝缘树脂层和半导体芯片直至半导体芯片达到规定的厚度；在第二绝缘树脂层上和半导体芯片上形成第一绝缘层，在第一绝缘层和第二绝缘树脂层形成使电极露出的开口部；用导电性材料掩埋开口部；在第一绝缘层上形成与掩埋开口部的导电性材料相连接的布线；形成与布线电连接的第一端子；以及将半导体晶片研磨成规定的厚度。

技术领域

本发明涉及半导体装置及其制造方法。尤其涉及包括薄型半导体层叠结构的半导体模块的半导体装置及其制造方法。

背景技术

以往，为了实现电子设备的小型化，制成包括多个半导体芯片的半导体模块。对于内置于这种半导体模块的半导体芯片彼此的连接，出于高带宽化和降低消耗电力的目的，除了采用现有的引线键合以外，还采用了利用形成于半导体芯片表面上的凸状电极(凸块)的凸块连接(例如，专利文献1)。

近年来，为了实现半导体装置的薄型化或形成穿通硅过孔(TSV，ThroughSiliconVia)的过孔，需要半导体芯片的薄型化，并提出了薄型半导体晶片的各种加工方法(例如，专利文献2、专利文献3)。然而，在制造将薄型半导体芯片之间凸块连接的半导体模块的情况下，存在有可能发生因背面研磨(BSG)带的使用或划片、拾取(pickup)而引起的芯片开裂、凸块连接时的因薄型芯片的翘曲引起的凸块连接不良等的担忧的问题。另外，若为了处理薄型晶片而使用晶片支撑件，则还存在会增加相应的成本的问题。

(现有技术文献)

(专利文献)

专利文献1：日本特许第4809957号

专利文献2：日本特开2010-267653号公报

专利文献3：日本特开2012-084780号公报

发明内容

本发明的目的在于提供抑制芯片开裂以及凸块连接不良并且可制造成品率和可靠性得以提高的半导体装置的半导体装置的制造方法。另外，本发明的目的在于提供不使用晶片支撑件而以晶片级制造半导体装置，据此可降低制造成本的半导体装置的制造方法。

本发明一个实施方式的半导体装置的制造方法的特征在于，包括以下步骤：准备形成有电极的半导体晶片，并经由凸块将形成于半导体芯片的第一半导体元件与上述半导体晶片的上述电极电连接；在连接上述半导体晶片与上述半导体芯片之前或之后，在相互对置的上述半导体晶片与上述半导体芯片的间隙中形成第一绝缘树脂层；在上述半导体晶片上以直至达到掩埋上述半导体芯片的厚度为止的方式形成第二绝缘树脂层；对上述第二绝缘树脂层和上述半导体芯片进行研磨，直至上述半导体芯片达到规定的厚度为止；在上述第二绝缘树脂层上和上述半导体芯片上形成第一绝缘层，并在上述第一绝缘层和上述第二绝缘树脂层形成用于使上述电极露出的开口部；用导电性材料掩埋上述开口部；在上述第一绝缘层上形成与掩埋了上述开口部的导电性材料相连接的布线；形成与上述布线电连接的第一端子；以及将上述半导体晶片研磨成规定的厚度，其中，将上述半导体晶片研磨成规定的厚度是指对上述半导体晶片进行研磨，直至达到完工厚度为止。

根据本发明的一个实施方式，上述半导体晶片也可以具有形成有第二半导体元件的多个元件区域。

根据本发明的一个实施方式，也可以将上述多个元件区域的一个元件区域与多个上述半导体芯片相连接。

根据本发明的一个实施方式，本发明还可以包括以下步骤：在上述半导体晶片上形成一端部与上述第二半导体元件电连接的掩埋电极；在形成上述第一端子之后，对上述半导体晶片进行研磨，直至上述掩埋电极的另一端部的近前为止；使上述掩埋电极的另一端部露出；以及形成与露出的上述掩埋电极的另一端部电连接的第二端子。