[发明专利]半导体存储装置

说明书

根据一实施方式，半导体存储装置具备第1、第2存储器晶体管、及与它们的栅极电极连接的第1、第2字线。另外，半导体存储装置以依次执行针对第1存储器晶体管的第1写入动作、针对第2存储器晶体管的第1写入动作、针对第1存储器晶体管的第2写入动作、针对第2存储器晶体管的第2写入动作的方式构成。另外，在第1写入动作中，仅执行1次对第1字线或第2字线输入多个编程电压的编程动作，在执行编程动作后仅执行1次对第1字线或第2字线输入一个或多个验证脉冲的验证动作。

相关申请案的引用

本申请基于2019年2月27日提出申请的在先日本专利申请第2019-033584号的优先权的权益且主张其权益，其全部内容通过引用包含于本文中。

技术领域

以下记载的实施方式涉及一种半导体存储装置。

背景技术

已知有一种半导体存储装置，具备包含多个存储器晶体管的存储器串。

发明内容

本发明的一实施方式提供一种易于微细化的半导体存储装置。

一实施方式的半导体存储装置具备：存储器串，包含具有多个阈值电压的第1存储器晶体管及第2存储器晶体管；第1字线，与第1存储器晶体管的栅极电极连接；第2字线，与第2存储器晶体管的栅极电极连接；以及控制器，对第1存储器晶体管及第2存储器晶体管进行包含编程动作及验证动作的写入动作以及读出动作。在该半导体存储装置中，控制器以依次执行下列动作的方式进行控制：仅使用编程动作将第1存储器晶体管写入成第1阈值电压的第1写入动作；仅使用编程动作将第2存储器晶体管写入成第2阈值电压的第1写入动作；使用编程动作及验证动作将第1存储器晶体管写入成高于第1阈值电压的第3阈值电压的第2写入动作；以及使用编程动作及验证动作将第2存储器晶体管写入成高于第2阈值电压的第4阈值电压的第2写入动作。

根据所述构成，可提供一种易于微细化的半导体存储装置。

附图说明

图1是表示存储器系统10的构成的示意性框图。

图2是表示存储器裸片MD的构成的示意性框图。

图3是表示存储单元阵列MCA的构成的示意性电路图。

图4是表示感测放大器模块SAM的构成的示意性框图。

图5是表示感测放大器SA的构成的示意性电路图。

图6是表示存储器裸片MD的构成的示意性俯视图。

图7是表示存储单元阵列MCA的构成的示意性俯视图。

图8是表示存储单元阵列MCA的构成的示意性剖视图。

图9是表示存储单元MC的构成的示意性剖视图。

图10(a)～(c)是用以对存储单元MC中记录的数据进行说明的示意图。

图11是用以对读出动作进行说明的示意性剖视图。

图12是用以对写入动作进行说明的示意性流程图。

图13是用以对写入动作进行说明的示意性剖视图。

图14是用以对完全顺序写入进行说明的示意性柱状图。

图15是用以对完全顺序写入中的写入动作的顺序进行说明的示意性剖视图。

图16是用以对NWI进行说明的示意性柱状图。

图17是用以对模糊/精细写入进行说明的示意性柱状图。

图18是用以对模糊/精细写入进行说明的示意性柱状图。