[发明专利]阵列基板检测键及显示面板

说明书

本发明提供一种阵列基板检测键及其显示面板。阵列基板检测键由下至上依次包括玻璃基板、多缓冲层、栅极绝缘层、栅极层、源漏电极层、氧化铟锡层以及平坦有机层；其中，还包括半导体层，所述半导体层设于所述多缓冲层与栅极绝缘层之间，其能够吸收部分静电对电能消耗防止所述阵列基板检测键被炸伤。显示面板包括上述阵列基板检测键。本发明通过增加所述半导体层，可增大所述阵列基板检测键的阻值，及时防止轻微的静电放电(ESD)的影响，并且所述半导体层能在阵列基板的制程中对轻微的静电放电(ESD)进行吸收和电能消耗，即所述半导体层作为电阻来降低电势差，从而减少静电击伤的概率，从而降低所述阵列基板检测键被炸伤的风险。

技术领域

本发明涉及显示领域，尤其涉及一种阵列基板检测键及显示面板。

背景技术

针对阵列基板电性监控的现有方法为在阵列基板制作的同时在其周边同时制作测试元件组合(Test Element Group，TEG)中的检测键(Test Key)，通过对阵列基板施加电压，并在检测键处测量方块电阻，用电压值除以电阻值可得到电流值，即可检测阵列基板的电流值变化曲线，通过对比分析可得出阵列基板的均匀性等特性，进而可了解阵列基板的品质。

请参阅图1所示，为现有阵列基板检测键的平面图，所述阵列基板检测键200在其中部开设有由上至下贯通所述阵列基板检测键200的测试槽210，通过在所述测试槽210内连接探针来测量电阻值。

请参阅图2所示，为图1所示阵列基板检测键沿A-A方向的局部结构剖面图，所述测试区210包括由下至上依次层叠设置的玻璃基板211、多缓冲层212、栅极绝缘层213、栅极层214、源漏电极层215、氧化铟锡层216和平坦有机层217；所述测试槽210贯穿所述平坦有机层217并使所述氧化铟锡层216裸露在测试槽210内，实现探针与所述氧化铟锡层216电连接，所述氧化铟锡层216与所述源漏电极层215、所述栅极层214电性连接，从而可实现电路导通。

但随着低温多晶硅(LTPS)面板的逐渐普及，阵列基板的电路设计也越来越精细化，阵列基板需要进行9到14道制程，在复杂制程下难免出现轻微的静电放电(ESD)会对检测键炸伤的现象，尤其是对阵列基板检测键的栅极绝缘层213炸伤最为突出，导致在电性监控中产生测量值异常，不能正确反馈阵列基板的特性。

发明内容

本发明的目的在于，提供一种阵列基板检测键及显示面板，解决了检测键防静电弱从而导致所述阵列基板检测键炸伤而无法用于监控的技术问题，保证所述阵列基板检测键正常测试。

为了解决上述问题，本发明中提供一种阵列基板检测键，由下至上依次包括玻璃基板、多缓冲层、栅极绝缘层、栅极层、源漏电极层、氧化铟锡层以及平坦有机层；其中，还包括半导体层，所述半导体层设于所述多缓冲层与栅极绝缘层之间，能够吸收部分静电对电能消耗防止所述阵列基板检测键被炸伤；所述平坦有机层开设有一凹槽，所述凹槽贯穿所述平坦有机层并使所述氧化铟锡层裸露于凹槽内；所述氧化铟锡层、所述源漏电极层和所述栅极层电性连接。

进一步地，所述半导体层的厚度小于

进一步地，所述半导体层的材料包括多晶硅。

进一步地，所述多晶硅经注入磷离子进行掺杂处理。

进一步地，所述多晶硅经注入硼离子进行掺杂处理。

进一步地，所述多晶硅经注入铬离子进行掺杂处理。

进一步地，所述半导体层的电阻值范围为10⁸Ω-10¹²Ω。

进一步地，所述多缓冲层包括层叠设置的遮光层、第一缓冲层和第二缓冲层。具体的，所述第一缓冲层位于所述遮光层上；所述第二缓冲层位于所述第一缓冲层背离所述遮光层上。

进一步地，所述第一缓冲层或所述第二缓冲层的材料包括SiNx或SiOx。