[发明专利]半导体基底及其制备方法

说明书

本公开提供一种半导体基底及其制备方法。该半导体基底包括：一基部、至少一平台、至少一突起、一绝缘层、一盖层以及一钝化层。该至少一平台从该基部的一上表面延伸；该至少一突起连接到该至少一平台；该绝缘层设置在该至少一突起的上方；该盖层设置在该绝缘层的上方；该钝化层设置在该至少一突起、该绝缘层和该盖层的一侧壁上。该钝化层包括至少一个第一膜层和至少一个第二膜层，该第一膜层和该第二膜层以交错配置布置。

相关申请的交叉引用

本公开主张2018/12/27申请的美国临时申请案第62/785,366号及2019/02/21申请的美国正式申请案第16/281,485号的优先权及益处，该美国临时申请案及该美国正式申请案的内容以全文引用的方式并入本文中。

技术领域

本公开涉及一种半导体结构及其制备方法，特别涉及一种半导体基底及其制备方法。

背景技术

半导体元件和集成电路变得更加高度积集。因此，许多研究正在进行以改善这些元件和电路的特性，并且实现所期望的工艺效益。在半导体存储器元件中，随着元件的存储容量的增加，元件中图案的关键尺寸减小。因此，做为在晶圆上形成图案的光学微影工艺是在微影的过程中一个重要的部分。

通常，图案化基底然后蚀刻以形成主动区域。然而，在蚀刻过程完成时，在基底和覆盖基底的垫氧化物的界面处观察到底切(undercut)，这可能在随后填充介电质的期间导致不期望的空隙。

上文的“现有技术”说明仅提供背景技术，并未承认上文的“现有技术”说明披露本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本公开的任一部分。

发明内容

本公开提供一种半导体基底，包括：一基部、至少一平台、至少一突起、一绝缘层、一盖层以及一钝化层。该至少一平台从该基部的一上表面延伸。该至少一突起连接到该至少一平台。该绝缘层设置在该至少一突起的上方。该盖层设置在该绝缘层的上方。该钝化层设置在该至少一突起、该绝缘层和该盖层的一侧壁上。该钝化层包括至少一个第一膜层和至少一个第二膜层，该第一膜层和该第二膜层以交错配置布置。

在一些实施例中，该钝化层的外周边与该至少一平台的一侧壁连续。

在一些实施例中，该至少一突起具有一关键尺寸和一高度，该高度大于该关键尺寸的两倍。

在一些实施例中，该至少一平台的一宽度在距离该基部的距离增加的位置处逐渐减小。

在一些实施例中，该基部和该至少一平台之间的一夹角在90度和105度之间的范围内。

在一些实施例中，该半导体基底还包括围绕该至少一平台和该钝化层的一隔离层。

在一些实施例中，该隔离层的一上表面与该盖层的该顶表面共面。

在一些实施例中，该基底、该至少一平台和该至少一突起一体地形成。

在一些实施例中，该第一膜层和该第二膜层是原子层沉积层。

本公开另提供一种半导体基底的制备方法。该制备方法包括步骤：提供一支撑基底；在该支撑基底的上方沉积一绝缘层；在该绝缘层的上方沉积一盖层；图案化该盖层和该绝缘层以形成穿透该盖层和该绝缘层的多个沟槽，并且延伸到该支撑基底中，其中剩余的该支撑基底包括一基部和连接到该基部的至少一突起；在该盖层、该绝缘层和该至少一突起的一侧壁上沉积一钝化层；以及通过该沟槽蚀刻该基部以在该至少一突起的下面形成至少一平台。

在一些实施例中，该制备方法还包括沉积一隔离层以包围该至少一平台和该钝化层。