[发明专利]芯片封装件

说明书

一种芯片封装件，包括集成电路组件、导热层、绝缘包封体及重布线路结构。所述集成电路组件包括位于所述集成电路组件的后表面处的非晶半导体部分。所述导热层覆盖所述集成电路组件的所述非晶半导体部分，其中所述导热层的导热率大于或大体上等于10W/mK。所述绝缘包封体在横向上对所述集成电路组件及所述导热层进行包封。所述重布线路结构设置在所述绝缘包封体及所述集成电路组件上，其中所述重布线路结构电连接到所述集成电路组件。

技术领域

本发明实施例涉及一种芯片封装件。

背景技术

由于各种电子组件(即，晶体管、二极管、电阻器、电容器等)的集成密度的持续提高，半导体行业已经历快速增长。在很大程度上，集成密度的此种提高来自于最小特征尺寸(minimum feature size)的不断减小，此使得更多较小的组件能够集成到给定面积中。与先前的封装件相比，这些较小的电子组件也需要利用较小面积的较小的封装件。半导体组件的一些较小类型的封装件包括四面扁平封装件(quad flat package，QFP)、引脚栅阵列(pin grid array，PGA)封装件、球栅阵列(ball grid array，BGA)封装件等等。

当前，集成扇出型封装件因其紧密而正变得日渐流行。从集成扇出型封装件的集成电路组件产生的热量因管芯贴合膜的低导热率(例如，k<1 W/mK)而无法有效地分散。

发明内容

根据本发明的实施例，一种制作芯片封装件的方法，所述方法包括：通过第一热膏将集成电路组件贴合在载体上，其中所述第一热膏的导热率介于约10W/mK到约250W/mK的范围内；形成绝缘包封体，以对贴合在所述载体上的所述集成电路组件进行包封；以及在所述绝缘包封体及所述集成电路组件上形成重布线路结构，其中所述重布线路结构电连接到所述集成电路组件。

根据本发明的实施例，一种制作芯片封装件的方法，所述方法包括：提供集成电路组件，所述集成电路组件上形成有金属层；通过管芯贴合膜将所述集成电路组件贴合在载体上，以使所述金属层位于所述集成电路组件与所述管芯贴合膜之间，其中所述金属层的导热率大于所述管芯贴合膜的导热率；形成绝缘包封体，以对贴合在所述载体上的所述集成电路组件进行包封；以及在所述绝缘包封体及所述集成电路组件上形成重布线路结构，其中所述重布线路结构电连接到所述集成电路组件。

根据本发明的实施例，一种芯片封装件，包括集成电路组件、导热层、绝缘包封体以及重布线路结构。集成电路组件包括位于所述集成电路组件的后表面处的非晶半导体部分。导热层覆盖所述集成电路组件的所述非晶半导体部分，其中所述导热层的导热率介于约10W/mK到约250W/mK的范围内。绝缘包封体对所述集成电路组件及所述导热层进行包封。重布线路结构设置在所述绝缘包封体及所述集成电路组件上，其中所述重布线路结构电连接到所述集成电路组件。

附图说明

结合附图阅读以下详细说明，会最好地理解本公开的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。

图1到图15示出根据本公开一些实施例的用于制作集成扇出型封装件的工艺流程。

图16到图30示出根据本公开一些替代实施例的用于制作集成扇出型封装件的工艺流程。

图31示意性地示出根据本公开一些实施例的集成扇出型封装件。

图32示意性地示出根据本公开一些替代实施例的集成扇出型封装件。

[符号的说明]

100：晶片；

100'：薄化晶片；

110、110a：半导体衬底；

110'：薄化半导体衬底；