[发明专利]三维集成电路及其制造方法

说明书

本发明公开一种三维集成电路及其制造方法。所述三维集成电路包括第一晶片、第二晶片以及混合接合结构。第二晶片通过混合接合结构与第一晶片接合在一起。混合接合结构包括配置在混合接合介电层与混合接合金属层之间的阻挡层。

技术领域

本发明涉及一种封装体及其制造方法，且特别是涉及一种三维集成电路及其制造方法。

背景技术

随着电子芯片微型化以及多功能性的需求，芯片的整合变得相当复杂，而封装技术也随着其产品的需求而有所改变。近年来，开始将二维集成电路(two-dimensionalintegrated circuit，2DIC)垂直整合发展至三维集成电路(three-dimensionalintegrated circuit，3DIC)，由此改善集成电路的处理能力与功耗。然而，3DIC的制作工艺仍面临许多挑战。

发明内容

本发明的目的在于提供一种三维集成电路，其将阻挡层配置在混合接合介电层与混合接合金属层之间，以抑制金属焊垫的金属元素扩散至接合介电层中，进而避免漏电流的情况产生。

为达上述目的，本发明提供一种三维集成电路包括第一晶片、第二晶片以及混合接合结构。第二晶片通过混合接合结构与第一晶片接合在一起。混合接合结构包括配置在混合接合介电层与混合接合金属层之间的阻挡层。

在本发明的一实施例中，上述的阻挡层的材料源自于混合接合介电层与混合接合金属层，且阻挡层与混合接合介电层以及混合接合金属层直接接触。

在本发明的一实施例中，上述的阻挡层的材料包括氧化锰(MnO)、硅酸锰(MnSiO)、氮氧化锰(MnON)、氧化钴(CoO)或其组合。

在本发明的一实施例中，上述的阻挡层的厚度介于0.5nm至1.0nm之间。

在本发明的一实施例中，上述的混合接合结构包括：第一部分、第二部分以及第三部分。第一部分包括彼此接合的第一接合金属层与第二接合金属层。第二部分包括彼此接合的第一接合介电层与第二接合介电层。第三部分包括彼此接合的第一接合金属层与第二接合介电层、彼此接合的第一接合介电层与第二接合金属层以及配置在第一接合金属层与第二接合介电层之间以及配置在第一接合介电层与第二接合金属层之间的阻挡层。

在本发明的一实施例中，上述的第一接合金属层与第二接合金属层中的至少一者的材料包括主要金属，主要金属包括锰、钴或其组合，且主要金属的含量大于50wt％。

在本发明的一实施例中，上述的第一接合介电层与第二接合介电层的材料分别包括：氧化硅、氮化硅、氮氧化硅、氮掺杂碳化物(nitrogen-doped carbide，NDC)、碳化硅、碳氧化硅或其组合。

在本发明的一实施例中，上述的第一晶片包括内埋在第一介电层中的第一金属焊垫，第一金属焊垫电连接至第一接合金属层，且第一金属焊垫与第一接合金属层之间的界面包括平面、弧面或其组合。

在本发明的一实施例中，上述的第一金属焊垫包括：第一金属层与第一阻障层。第一阻障层包覆第一金属层的表面以隔离第一金属层与第一介电层。第一接合金属层覆盖第一金属层的顶面与第一阻障层的顶面。

在本发明的一实施例中，上述的第一金属层的材料与第一接合金属层的材料不同，且第一金属层的材料包括铜、铝、铝铜、钨或其组合。

本发明提供一种三维集成电路的制造方法，其步骤如下。提供第一晶片。通过混合接合结构将第二晶片与第一晶片接合在一起。混合接合结构包括阻挡层，其形成在混合接合介电层与混合接合金属层之间。