[发明专利]一种克服芯片在不同工艺角下时序偏差的延迟链结构有效
| 申请号： | 201910058193.9 | 申请日： | 2019-01-22 |
| 公开（公告）号： | CN109786361B | 公开（公告）日： | 2020-08-11 |
| 发明（设计）人： | 袁庆;李华东;董建国;徐军 | 申请（专利权）人： | 深圳忆联信息系统有限公司 |
| 主分类号： | H01L23/528 | 分类号： | H01L23/528;G06F30/392 |
| 代理公司： | 深圳市精英专利事务所 44242 | 代理人： | 冯筠 |
| 地址： | 518067 广东省深圳市南山区*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 克服 芯片 不同 工艺 时序 偏差 延迟 链结 | ||
【权利要求书】：
1.一种克服芯片在不同工艺角下时序偏差的延迟链结构，其特征在于，包括若干个延迟单元，相邻的所述延迟单元之间采用延迟线连接；所述延迟线为回型走线，所述延迟单元为驱动为8倍的缓冲器；所述延迟线为第二层金属线；所述延迟线的长度为200-400um，所述回型走线至少为2段；其中，所述延迟单元的延迟时间和与所述延迟单元直接连接的延迟线的延迟时间之比为1:1的电路。
2.根据权利要求1所述的一种克服芯片在不同工艺角下时序偏差的延迟链结构，其特征在于，所述延迟线的长度为300um。
3.根据权利要求1所述的一种克服芯片在不同工艺角下时序偏差的延迟链结构，其特征在于，所述回型走线为4段，每段75um。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳忆联信息系统有限公司，未经深圳忆联信息系统有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201910058193.9/1.html，转载请声明来源钻瓜专利网。
- 上一篇：半导体封装件和方法
- 下一篇：无焊垫外扇晶粒叠层结构及其制作方法
