[发明专利]半导体装置及其制造方法

说明书

本公开的半导体装置设置有：第一场效应晶体管10，其具有至少两个沟道结构部分11，每个沟道结构部分11具有纳米线结构40或纳米片结构；以及第二场效应晶体管20，其具有鳍结构，其中，所述沟道结构部分11在第一场效应晶体管的厚度方向上彼此隔开。

技术领域

本公开涉及一种半导体装置及其制造方法，并且更具体地，涉及一种包括具有纳米线结构或纳米片结构的场效应晶体管和具有鳍结构的场效应晶体管的半导体装置及其制造方法。

背景技术

从2012年以来先进MOS晶体管的规模趋势来看，体平面结构的MOSFET一直是20nm一代的主流。从14nm一代开始，采用具有鳍结构的FET(为了方便起见，称为“鳍FET”)或具有完全耗尽绝缘体上硅(FD-SOI)结构的FET(为了方便起见，称为“FD-SOI FET”)已经成为一种趋势。顺便提及，与栅极长度的缩放密切相关的硅层的厚度(即鳍FET中的鳍结构的厚度或FD-SOI FET中的硅层的厚度)对于减小FET的尺寸是重要的，并且认为硅层的厚度限制为5nm。

一种克服构成这种FET的沟道形成区域的硅层厚度限制的技术包括具有纳米线结构的FET(为方便起见，称为“纳米线FET”)(例如，参见PCT日文翻译专利公开号2014-505995)。此外，由于施加到沟道形成区域的电场在纳米线FET中很强，所以具有由纳米线结构构成的沟道形成区域的纳米线FET可以具有比鳍FET等的栅极长度更短的栅极长度，其中，纳米线结构具有与鳍FET和FD-SOI FET中的硅层的厚度相同的直径。据说，鳍FET等中的栅极长度的下限是硅层的厚度的三倍，纳米线FET中的栅极长度的下限是纳米线结构的直径的两倍。

引文列表

专利文献

专利文献1：PCT日文翻译专利公开号2014-505995

发明内容

本发明要解决的问题

随着缩放的进行，FET被认为从鳍FET等过渡到纳米线FET。此时，具有高工作电压的FET需要形成在同一芯片上，FET用于连接到外部电源的电路和用于输入或输出外部信号的电路(I/O电路)。最近的FET的驱动电压通常为例如1.5伏、1.8伏或3.3伏，并且主要从可靠性的角度来看，栅绝缘膜被设置得较厚。然而，很难从纳米线FET构成满足这些要求的FET。

因此，本公开的目的是提供一种半导体装置及其制造方法，该半导体装置能够允许具有较低驱动电压的FET和具有较高驱动电压的FET共存。

问题的解决方案

用于实现上述目的的根据本公开的半导体装置包括：

第一场效应晶体管，其包括至少两个沟道结构单元，每个沟道结构单元具有纳米线结构或纳米片结构；以及

第二场效应晶体管，其具有鳍结构，其中，

所述沟道结构单元在第一场效应晶体管的厚度方向上彼此隔开。

用于实现上述目的的根据本公开的第一模式的制造半导体装置的方法包括以下步骤：

(A)在基底的第一区域和第二区域中，在第一区域上形成第一牺牲层，并且接下来在第一牺牲层上和第二区域上形成第一半导体层；

(B)在第一区域中的第一半导体层上形成第二牺牲层，并且接下来在第二区域中的第二牺牲层上和第二区域中的第一半导体层上形成第二半导体层；

(C)在第一区域上形成包括第一半导体层、第一牺牲层、第二半导体层和第二牺牲层的堆叠结构体，并且接下来去除所述堆叠结构体中的第二牺牲层和第一牺牲层的部分；

(C-1)在第一区域获得第一结构体，该第一结构体包括包含堆叠结构体的源极/漏极区域以及包含第一半导体层和与第一半导体层间隔开的第二半导体层的沟道结构单元；并且