[发明专利]使用非易失性半导体存储元件的神经网络运算电路

权利要求书

1.一种使用非易失性半导体存储元件的神经网络运算电路，根据能够取第1逻辑值或第2逻辑值的数据的多个输入数据、与上述多个输入数据分别对应的多个耦合权重系数、以及上述多个输入数据与对应的上述耦合权重系数的乘加运算结果，输出第1逻辑值或第2逻辑值的输出数据，其特征在于，具备：

多个字线；

第1数据线；

第2数据线；

第3数据线；

第4数据线；

多个运算机构，各运算机构由第1非易失性半导体存储元件与第1单元晶体管的串联连接构成，上述第1非易失性半导体存储元件的一端连接于上述第1数据线，上述第1单元晶体管的一端连接于上述第2数据线，上述第1单元晶体管的栅极连接于上述字线，并且该运算机构由第2非易失性半导体存储元件与第2单元晶体管的串联连接构成，上述第2非易失性半导体存储元件的一端连接于上述第3数据线，上述第2单元晶体管的一端连接于上述第4数据线，上述第2单元晶体管的栅极连接于上述字线；

字线选择电路，将上述多个字线设为选择状态或非选择状态；

判定电路，判定在上述第1数据线和上述第3数据线、或者上述第2数据线和上述第4数据线上产生的电压值或电流值的大小关系，输出第1逻辑值或第2逻辑值的数据；以及

电流施加电路，连接于上述第1数据线、上述第2数据线、上述第3数据线及上述第4数据线中的至少1条，

在上述多个运算机构的上述第1非易失性半导体存储元件和上述第2非易失性半导体存储元件中保存多个耦合权重系数，

具有通过从上述电流施加电路向上述第1数据线、上述第2数据线、上述第3数据线及上述第4数据线中的任意1条施加电流来调整任意的耦合权重系数的功能，

上述字线选择电路根据上述多个输入数据，将上述多个字线设为选择状态或非选择状态，

上述判定电路将输出数据进行输出。

2.如权利要求1所述的使用非易失性半导体存储元件的神经网络运算电路，其特征在于，

上述电流施加电路中，

第1电流源的输入连接于第5数据线，

上述第5数据线经由第1开关晶体管连接于上述第1数据线或上述第2数据线，并且/或者经由第2开关晶体管连接于上述第3数据线或上述第4数据线。

3.如权利要求1所述的使用非易失性半导体存储元件的神经网络运算电路，其特征在于，

上述电流施加电路中，

第1电流源的输入连接于第5数据线，第2电流源的输入连接于第6数据线，

上述第5数据线经由第1开关晶体管连接于上述第1数据线或上述第2数据线，

上述第6数据线经由第2开关晶体管连接于上述第3数据线或上述第4数据线。

4.如权利要求1所述的使用非易失性半导体存储元件的神经网络运算电路，其特征在于，

上述电流施加电路中，

第1电流产生电路的一端连接于第7数据线，上述第1电流产生电路的另一端连接于第8数据线，

上述第7数据线或上述第8数据线经由第1开关晶体管连接于上述第1数据线或上述第2数据线，并且/或者经由第2开关晶体管连接于上述第3数据线或上述第4数据线。

5.如权利要求1所述的使用非易失性半导体存储元件的神经网络运算电路，其特征在于，

上述电流施加电路中，

第1电流产生电路的一端连接于第7数据线，上述第1电流产生电路的另一端连接于第8数据线，

第2电流产生电路的一端连接于第9数据线，上述第2电流产生电路的另一端连接于第10数据线，

上述第7数据线或上述第8数据线经由第1开关晶体管连接于上述第1数据线或上述第2数据线，

上述第9数据线或上述第10数据线经由第2开关晶体管连接于上述第3数据线或上述第4数据线。

6.如权利要求4所述的使用非易失性半导体存储元件的神经网络运算电路，其特征在于，

上述电流产生电路由第1电阻元件构成，

上述第1电阻元件的一端连接于上述第7数据线，

上述第1电阻元件的另一端连接于上述第8数据线。