[实用新型]半导体结构

说明书

本公开提供一种半导体结构，包括：堆叠结构，堆叠结构包括多层键合的晶圆或芯片，每层晶圆或芯片包括衬底和布线层，布线层包括多条金属导线；m个硅通孔，穿透堆叠结构，硅通孔位于金属导线之间，硅通孔包括：第一部分，具有小于金属导线的间距的第一直径；第二部分，具有大于金属导线的间距的第二直径，耦接于第一部分的上表面且与第一部分中心对齐，侧壁与第一数量条金属导线相交；第三部分，形成于第二部分之后并位于第二部分之上，通过对第二部分侧壁的第二数量条金属导线进行无效处理而形成，第二数量小于第一数量。本公开的半导体结构可以通过一次掩模刻蚀制程制作使堆叠结构中各层晶圆或芯片进行电连接的半导体结构。

技术领域

本公开涉及集成电路制造技术领域，具体而言，涉及一种半导体结构。

背景技术

在集成电路制造过程中，对多个芯片进行堆叠并建立机械连接和电连接是减小集成电路体积的重要方法。现行的做法通常先对需要堆叠的各芯片制作TSV(ThroughSilicon Vias，硅通孔)，然后形成每个TSV的凸点(Micro-Bump)，最后使用片对片或片对晶圆的方式进行定位键合，利用各凸点和TSV实现上层芯片和下层芯片的电连接。

首先，在片对片或片对晶圆的键合过程中，效率低导致成本高。另外，需要预先对各芯片制作TSV，并制作凸点，在键合过程中定位失误、连接失误的风险较大，容易导致上下层芯片之间的电连接通路断开，造成良品率下降。

因此，需要一种能够克服上述问题的芯片间电连接解决方案。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

实用新型内容

本公开的目的在于提供一种半导体结构，用于至少在一定程度上克服由于相关技术的限制和缺陷而导致的半导体结构制造程序复杂、良品率低等问题。

根据本公开的第一方面，提供一种半导体结构，包括：

堆叠结构，所述堆叠结构包括多层键合的晶圆或芯片，每层所述晶圆或芯片包括衬底和布线层，所述布线层包括多条金属导线；

m个硅通孔，通过在本公开的示例性实施例中制作，穿透所述堆叠结构，在每层所述晶圆或芯片上的穿透位置的中心位于所述金属导线之间，所述硅通孔包括：

第一部分，具有小于所述金属导线的间距的第一直径；

第二部分，具有大于所述金属导线的间距的第二直径，耦接于所述第一部分的上表面且与所述第一部分中心对齐，侧壁与第一数量条所述金属导线相交；

第三部分，形成于所述第二部分之后并位于所述第二部分之上，通过对所述第二部分侧壁的第二数量条所述金属导线进行无效处理而形成，所述第二数量小于所述第一数量。

在本公开的示例性实施例中，所述半导体结构的制造过程包括：

形成硅通孔于所述堆叠结构，所述硅通孔与第一数量条所述金属导线相连接；

对与所述硅通孔相连接的第二数量条所述金属导线进行绝缘处理，所述第二数量小于所述第一数量；

填充导电材料于所述硅通孔。

在本公开的示例性实施例中，所述形成硅通孔于所述堆叠结构包括：

对所述堆叠结构垂直制作具有第一直径和长度为L1n的m个第一盲孔H1n，每个所述第一盲孔在每层所述晶圆或芯片中的穿透位置位于所述金属导线之间，且所述第一直径小于所述金属导线的间距，L1n小于所述堆叠结构的高度L0，其中，n为序号；

在所述第一盲孔H1n的上部蚀刻具有第二直径和长度为L2n的第二盲孔H2n，所述第二盲孔的侧壁露出第一数量条所述金属导线的端面；