[实用新型]一种半导体器件有效
| 申请号： | 201821438352.5 | 申请日： | 2018-08-31 |
| 公开（公告）号： | CN208674116U | 公开（公告）日： | 2019-03-29 |
| 发明（设计）人： | 黄新运;王颀;付祥;夏志良;张黄鹏 | 申请（专利权）人： | 长江存储科技有限责任公司 |
| 主分类号： | H01L27/1157 | 分类号： | H01L27/1157;H01L27/11578 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 赵秀芹;王宝筠 |
| 地址： | 430074 湖北省武汉市东湖*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 存储单元 半导体器件 漏极 源极 存储 并联结构 掺杂类型 存储器 材料层 沟道 零距离接触 传输干扰 电路通路 读取干扰 控制电压 电荷 遂穿层 减小 选通 衰减 施加 穿过 申请 | ||
1.一种半导体器件，其特征在于，包括：
衬底，所述衬底上形成有堆叠结构，所述堆叠结构包括若干层间隔设置的栅极层以及贯穿所述堆叠结构的沟道孔；
形成于所述沟道孔侧壁的存储器层，所述存储器层包括电荷隧穿层，所述电荷隧穿层沿所述沟道孔的周向方向包括第一部分侧壁和第二部分侧壁；
位于所述沟道孔内并位于所述电荷隧穿层径向内侧的第一掺杂类型材料层和第二掺杂类型材料层；
所述第一掺杂类型材料层与第二掺杂类型材料层接触，且所述第一掺杂类型材料层覆盖所述电荷遂穿层的第一部分侧壁，所述第二掺杂类型材料层覆盖所述电荷遂穿层的第二部分侧壁；
所述第一掺杂类型材料层和所述第二掺杂类型材料层中，一个为源极，另一个为漏极。
2.根据权利要求1所述的半导体器件，其特征在于，所述第二掺杂类型材料层经过所述沟道孔的中心；
所述第一掺杂类型材料层包括第一部分和第二部分，所述第一掺杂类型材料层的第一部分和第二部分沿所述沟道孔的径向方向分别分布在所述第二掺杂类型材料层的两侧。
3.如权利要求1所述的半导体器件，其特征在于，还包括：位于所述沟道孔底部的外延结构。
4.如权利要求3所述的半导体器件，其特征在于，所述外延结构的材料包括：单晶硅。
5.如权利要求3所述的半导体器件，其特征在于，用作源极的掺杂类型材料层沿所述沟道孔的轴向方向延伸至与所述外延结构接触。
6.如权利要求3所述的半导体器件，其特征在于，在所述沟道孔的轴向方向上，用作漏极的掺杂类型材料层的底部与所述外延结构的上表面存在间隔。
7.如权利要求1所述的半导体器件，其特征在于，所述第一掺杂类型材料层和所述第二掺杂类型材料层中的至少一层的材料为SiGe、SiC或a-Si。
8.如权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括：位于所述第二掺杂类型材料层的径向内侧的绝缘芯层。
9.如权利要求1所述的半导体器件，其特征在于，所述存储器层还包括：位于所述电荷隧穿层径向外侧的电荷存储层；位于所述电荷存储层的径向外侧的阻挡层。
10.如权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括：位于所述沟道孔上方的漏极塞，所述漏极塞与用作漏极的掺杂类型材料层接触。
11.如权利要求1所述的半导体器件，其特征在于，所述半导体器件为3D NAND。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司，未经长江存储科技有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201821438352.5/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
