[发明专利]半导体组件及其制造方法

权利要求书

1.一种半导体组件的制造方法，其特征在于，所述半导体组件的制造方法包括：

形成一磊晶层于一基材上，其中，所述磊晶层被区分为至少一组件区以及一静电防护区；

在所述组件区形成一第一基体区，以及在所述静电防护区形成一第二基体区；

在所述磊晶层的所述表面上形成一叠层结构，所述叠层结构位于所述静电防护区，并包括一绝缘层以及位于所述绝缘层上的一半导体层，其中，所述半导体层具有一第一重掺杂区；以及

在所述半导体层内形成至少一第二重掺杂区，其中，所述第二重掺杂区与所述第一重掺杂区共同形成一静电防护层，且所述静电防护层位于所述第二基体区上方，且所述静电防护层完全重叠于所述第二基体区范围内。

2.如请求项1所述的制造方法，其特征在于，在所述半导体层内形成至少一第二重掺杂区步骤中，包括：通过依序进行一掺杂步骤以及一热趋入步骤，以同时在所述组件区的所述第一基体区内形成至少一第一源极区，以及在所述半导体层内形成所述第二重掺杂区，所述第一重掺杂区与所述第二重掺杂区的交界面为一PN接面。

3.如请求项2所述的制造方法，其特征在于，所述的制造方法还进一步包括：在所述组件区形成至少一栅极结构，其中，所述第二基体区具有一延伸部分，并连接至少一所述栅极结构，并在形成所述第一源极区的步骤中，同步形成位于所述延伸部分上的一第二源极区。

4.如请求项3所述的制造方法，其特征在于，所述栅极结构为沟道式栅极结构或是平面式栅极结构。

5.如请求项1所述的制造方法，其特征在于，形成所述第一基体区以及所述第二基体区的步骤包括：

对所述磊晶层执行一基体掺杂步骤，以在所述组件区形成一第一初始基体掺杂区以及在所述静电防护区形成一第二初始基体掺杂区；以及

执行一基体热趋入步骤，以形成所述第一基体区以及所述第二基体区。

6.如请求项5所述的制造方法，其特征在于，形成所述叠层结构的步骤包括：

依序形成一初始绝缘层以及一未掺杂半导体层于所述磊晶层的所述表面；

在所述未掺杂半导体层内形成所述第一重掺杂区，以形成一初始半导体层；以及

去除位于所述组件区的一部分所述初始绝缘层以及一部分所述初始半导体层，以形成位于所述静电防护区的所述叠层结构。

7.如请求项1所述的制造方法，其特征在于，所述第一重掺杂区、所述第一基体区以及所述第二基体区具有相同的导电型，且所述第一源极区与所述第二重掺杂区具有相同的导电型。

8.如请求项1所述的制造方法，其特征在于，所述半导体层通过所述绝缘层与所述磊晶层隔离，且所述半导体层的宽度与所述绝缘层的宽度之间的差值小于0.5um。

9.如请求项1所述的制造方法，其特征在于，在所述半导体层内形成所述第二重掺杂区的步骤中，使所述第一重掺杂区夹设于两个所述第二重掺杂区之间。

10.一种半导体组件，其被区分为一组件区以及一静电防护区，其特征在于，所述半导体组件包括：

一磊晶层，其包括位于所述组件区的一第一基体区以及位于所述静电防护区的一第二基体区；

一栅极结构，其设置于所述组件区内，并至少连接于所述第一基体区；以及

一静电防护层，其设置于所述磊晶层的一表面上并与所述磊晶层隔离，其中，所述静电防护层位于所述第二基体区上方，且所述静电防护层完全重叠于所述第二基体区范围内。

11.如请求项10所述的半导体组件，其特征在于，所述静电防护层包括一第一重掺杂区与一第二重掺杂区，且所述第一重掺杂区与所述第二重掺杂区的交界面为一PN接面。