[发明专利]包括不同类型的存储单元的半导体器件

说明书

一种半导体器件包括具有易失性存储区和非易失性存储区的基板。易失性存储区包括设置在基板中的单元电容器和连接到单元电容器的单元晶体管。非易失性存储区包括设置在基板上的多个非易失性存储单元。易失性存储区和非易失性存储区被并排设置。

技术领域

本发明构思涉及具有两种或更多种不同类型的存储单元的半导体器件及其形成方法。

背景技术

多种电子设备使用非易失性存储器件和易失性存储器件。用于将非易失性存储器件和易失性存储器件安装在印刷电路板(PCB)上并通过引线将存储器件连接到PCB的技术在更高的集成度和/或更快的操作方面面临限制。

发明内容

本发明构思旨在提供一种有利于更高的集成度和/或更快的操作的半导体器件。

此外，本发明构思旨在提供一种形成半导体器件的方法，该方法有利于更高的集成度和/或更快的操作。

根据本发明构思的示例实施方式的半导体器件包括具有易失性存储区和非易失性存储区的基板。易失性存储区包括设置在基板中的单元电容器和连接到单元电容器的单元晶体管。非易失性存储区包括设置在基板上的多个非易失性存储单元。易失性存储区和非易失性存储区被并排设置。

根据本发明构思的示例实施方式的半导体器件包括设置在基板中的易失性存储单元和设置在基板上的非易失性存储单元。

根据本发明构思的示例实施方式的半导体器件包括设置在比基板的上表面低的水平处的单元电容器。单元晶体管连接到单元电容器。多个模层和多个非易失性栅电极交替地且重复地堆叠在基板上。半导体器件包括穿过所述多个模层和所述多个非易失性栅电极的沟道结构。沟道结构和所述多个非易失性栅电极构成多个非易失性存储单元。单元电容器包括设置在基板中的第一电极、面对第一电极的第二电极、以及设置在第一电极和第二电极之间的电容器电介质层。第二电极设置在基板中的电容器沟槽中。

根据本发明构思的示例实施方式的半导体器件包括具有易失性存储区和非易失性存储区的基板。易失性存储区包括设置在基板上的单元电容器和连接到单元电容器的单元晶体管。非易失性存储区包括：多个模层和多个非易失性栅电极，交替地且重复地堆叠在基板上；和沟道结构，穿过所述多个模层和所述多个非易失性栅电极。易失性存储区和非易失性存储区被并排设置。

附图说明

通过参照附图详细描述本发明构思的示例实施方式，本发明构思的以上和其它的目的、特征和优点对于本领域普通技术人员将变得更加明显，附图中：

图1和图2是用于示出根据本发明构思的示例实施方式的半导体器件的剖视图；

图3是用于示出根据本发明构思的示例实施方式的半导体器件的局部剖视图；

图4和图5是具体示出图1的一部分的放大局部图；

图6至图8是示出根据本发明构思的示例实施方式的半导体器件的配置的布局；

图9是示出根据本发明构思的示例实施方式的半导体器件的配置的剖视图；

图10是示出根据本发明构思的示例实施方式的半导体器件的配置的布局；

图11是示出根据本发明构思的示例实施方式的半导体器件的配置的剖视图；

图12至图15是示出根据本发明构思的示例实施方式的半导体器件的一部分的剖视图；以及

图16和图17是用于描述根据本发明构思的示例实施方式的形成半导体器件的方法的剖视图。

具体实施方式

图1和图2是用于示出根据本发明构思的示例实施方式的半导体器件的剖视图。