[发明专利]非平面半导体结构及其形成方法

权利要求书

1.一种非平面半导体器件，包括：

介电区，形成在衬底上；

多个鳍，从所述介电区突出；

多个端子区，位于所述介电区上；

第一导轨导体，位于所述介电区内并且位于所述衬底上方，所述第一导轨导体的至少部分的顶面与所述多个端子区中的第一端子区物理接触，从而所述第一导轨导体电连接至所述多个端子区中的第一端子区；以及

第二导轨导体，位于所述介电区内并且位于所述衬底上方，所述第二导轨导体的至少部分的顶面与所述多个端子区中的第二端子区物理接触，从而所述第二导轨导体电连接至所述多个端子区中的第二端子区，所述第二端子区选自所述非平面半导体器件的源极区或漏极区。

2.根据权利要求1所述的非平面半导体器件，其中，所述多个端子区包括：

源极区；

栅极区；以及

漏极区。

3.根据权利要求1所述的非平面半导体器件，其中，所述第一导轨导体电连接至所述多个端子区中的第三端子区。

4.根据权利要求1所述的非平面半导体器件，其中，所述第一端子区选自所述非平面半导体器件的源极区、漏极区或栅极区。

5.根据权利要求2所述的非平面半导体器件，还包括：

鳍结构，位于所述介电区内，

其中，所述鳍结构、所述源极区、所述栅极区和漏极区置为形成鳍式场效应晶体管(finFET)。

6.根据权利要求1所述的非平面半导体器件，其中，所述第一导轨导体和所述第二导轨导体配置为与所述鳍结构平行。

7.根据权利要求1所述的非平面半导体器件，其中，所述介电区配置为将所述第一导轨导体与所述多个端子区中的所述第二端子区隔离。

8.根据权利要求7所述的非平面半导体器件，其中，所述介电区包括：

介电材料，其中，所述介电材料的至少部分位于所述第一导轨导体和所述第二端子区之间，以将所述第一导轨导体与所述第二端子区隔离。

9.根据权利要求1所述的非平面半导体器件，其中，所述衬底的特征在于水平长度，并且所述第一导轨导体配置为延伸所述水平长度。

10.一种集成电路，包括：

介电区；以及

第一鳍式场效应晶体管(finFET)，包括位于所述介电区上的第一源极区、第一栅极区和第一漏极区以及从所述介电区处突出的第一鳍结构；

第二鳍式场效应晶体管，包括位于所述介电区上的第二源极区、第二栅极区和第二漏极区以及从所述介电区处突出的第二鳍结构；以及

第一导轨导体，位于所述介电区内，所述第一导轨导体的至少部分的顶面与所述第一栅极区和所述第二栅极区物理接触，从而所述第一导轨导体电连接至所述第一栅极区和所述第二栅极区；以及

第二导轨导体，位于所述介电区内，所述第二导轨导体的至少部分的顶面与所述第一源极区和所述第二源极区物理接触，从而所述第二导轨导体电连接至所述第一源极区和所述第二源极区。

11.根据权利要求10所述的集成电路，还包括：第三导轨导体，位于所述介电区内，所述第三导轨导体电连接至所述第一漏极区和所述第二漏极区。

12.根据权利要求10所述的集成电路，还包括：晶种层，位于所述第一导轨导体下面。

13.根据权利要求10所述的集成电路，其中，所述第一导轨导体和所述第二导轨导体配置为平行于所述第一鳍结构和所述第二鳍结构。

14.根据权利要求10所述的集成电路，其中，所述介电区配置为将所述第一导轨导体与从所述第一源极区、所述第一漏极区、所述第二源极区和所述第二个漏极区中选择的第二端子区隔离。