[发明专利]半导体器件

说明书

本申请提供了一种半导体器件。所述半导体器件可以包括：位于衬底上的第一沟道图案和第二沟道图案、分别与所述第一沟道图案和所述第二沟道图案接触的第一源极/漏极图案和第二源极/漏极图案、以及分别与所述第一沟道图案和所述第二沟道图案交叠的第一栅极电极和第二栅极电极。所述第一栅极电极可以包括位于所述第一沟道图案的所述第一半导体图案与所述第二半导体图案之间的第一段。所述第一段可以包括朝向所述第一源极/漏极图案突出的第一凸出部分。所述第二栅极电极可以包括位于所述第二沟道图案的所述第三半导体图案与所述第四半导体图案之间的第二段。所述第二段可以包括朝向所述第二段的中心凹陷的凹入部分。

相关申请的交叉引用

本申请要求于2017年12月8日在韩国知识产权局提交的韩国专利申请No.10-2017-0168579的优先权，该韩国专利申请的全部内容通过引用的方式结合于本申请中。

技术领域

本公开的各方面涉及半导体器件，更具体地，涉及包括环栅(gate-all-around)型晶体管的半导体器件。

背景技术

半导体器件在电子工业和其他工业中的有利之处在于其尺寸小、功能多和/或制造成本低。半导体器件可以包括例如存储逻辑数据的半导体存储器件、处理逻辑数据的运算的半导体逻辑器件以及具有存储器和逻辑元件两者的混合半导体器件。随着电子工业的高度发展，对半导体器件的集成度的需求越来越高。例如，对半导体器件的高可靠性、高速度和/或多功能性的要求越来越高。为了满足这些要求，半导体器件的复杂性和集成度越来越高。

发明内容

本公开的发明构思的一些实施例提供了包括具有增强的电特性的环栅型晶体管的半导体器件。

根据本发明构思的一些示例实施例，半导体器件可以包括位于衬底上的第一沟道图案和第二沟道图案。所述第一沟道图案可以包括第一半导体图案和在所述第一半导体图案上方的第二半导体图案。所述第二沟道图案可以包括第三半导体图案和在所述第三半导体图案上方的第四半导体图案。所述半导体器件还可以包括第一源极/漏极图案和第二源极/漏极图案，所述第一源极/漏极图案和所述第二源极/漏极图案可以分别与所述第一沟道图案和所述第二沟道图案接触，并且所述第一源极/漏极图案和所述第二源极/漏极图案可以具有彼此不同的导电率。所述半导体器件还可以包括分别与所述第一沟道图案和所述第二沟道图案交叠的第一栅极电极和第二栅极电极。所述第一栅极电极和所述第二栅极电极可以沿第一方向延伸。所述第一栅极电极可以包括位于所述第一沟道图案的所述第一半导体图案与所述第二半导体图案之间的第一段。所述第一段可以包括朝向所述第一源极/漏极图案突出的第一凸出部分。所述第二栅极电极可以包括位于所述第二沟道图案的所述第三半导体图案与所述第四半导体图案之间的第二段。所述第二段可以包括朝向所述第二段的中心凹陷的凹入部分。

根据本公开的发明构思的一些示例实施例，半导体器件可以包括位于衬底上的第一沟道图案和第二沟道图案。所述第一沟道图案可以包括第一半导体图案和在所述第一半导体图案上方的第二半导体图案。所述第二沟道图案可以包括第三半导体图案和在所述第三半导体图案上方的第四半导体图案。所述半导体器件还可以包括第一源极/漏极图案和第二源极/漏极图案，所述第一源极/漏极图案和所述第二源极/漏极图案可以分别与所述第一沟道图案和所述第二沟道图案接触。所述第一源极/漏极图案和所述第二源极/漏极图案可以具有彼此不同的导电率。所述半导体器件还可以包括与所述第二源极/漏极图案的侧表面接触的阻挡绝缘图案。所述第一源极/漏极图案的侧表面处可以包括朝向所述第一源极/漏极图案的中心凹陷的侧凹部。所述阻挡绝缘图案可以包括在远离所述第二源极/漏极图案的方向上突出的第一凸出部分。