[发明专利]一种半导体结构及其制造方法在审
申请号: | 201811376467.0 | 申请日: | 2018-11-19 |
公开(公告)号: | CN111199912A | 公开(公告)日: | 2020-05-26 |
发明(设计)人: | 不公告发明人 | 申请(专利权)人: | 长鑫存储技术有限公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768;H01L23/532 |
代理公司: | 北京律智知识产权代理有限公司 11438 | 代理人: | 袁礼君;阚梓瑄 |
地址: | 230000 安徽省合肥市*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 半导体 结构 及其 制造 方法 | ||
1.一种半导体结构的制造方法,其特征在于,包括:
提供衬底;
在所述衬底上形成孔洞或沟槽,所述孔洞或沟槽具有侧壁上部、侧壁下部和底部;
在所述孔洞或沟槽的侧壁上部、侧壁下部和底部上形成氮化钨层,所述侧壁上部、侧壁下部和底部形成的氮化钨厚度均相同;
在所述氮化钨层上沉积金属层并填满所述孔洞或沟槽。
2.根据权利要求1所述的半导体结构的制造方法,其特征在于,
在所述衬底上形成孔洞或沟槽之前,在所述衬底中形成金属连线层,所述孔洞或沟槽位于所述金属连线层上部并使所述金属连线层至少部分露出。
3.根据权利要求2所述的半导体结构的制造方法,其特征在于,还包括:
等离子处理步骤,在所述衬底上沉积氮化钨层之前使用气体去除与所述孔洞或沟槽相连部分的金属连线层表面的金属氧化膜。
4.根据权利要求3所述的半导体结构的制造方法,其特征在于,
所述衬底中形成的金属连线层为铜连线层,等离子处理步骤中去除的所述金属氧化膜为氧化铜,所述氮化钨层上沉积的金属层为钨层。
5.根据权利要求3所述的半导体结构的制造方法,其特征在于,
所述等离子处理步骤中使用的气体为Ar或H2。
6.根据权利要求1所述的半导体结构的制造方法,其特征在于,
采用脉冲成核层氮化钨沉积工艺来沉积所述氮化钨层。
7.根据权利要求6所述的半导体结构的制造方法,其特征在于,
所述脉冲成核层氮化钨沉积工艺包括层积循环,在所述层积循环中使所述衬底依次暴露于B2H6、WF6、NH3气体。
8.根据权利要求7所述的半导体结构的制造方法,其特征在于,
所述脉冲成核层氮化钨沉积工艺中注入载气。
9.根据权利要求6所述的半导体结构的制造方法,其特征在于,
所述脉冲成核层氮化钨沉积工艺中采用的温度为200至400℃,沉积的氮化钨层的厚度为110埃以下。
10.一种半导体结构,其特征在于,包括:
衬底;
孔洞或沟槽,位于所述衬底上,所述孔洞或沟槽具有侧壁上部、侧壁下部和底部;
氮化钨层,覆盖在所述孔洞或沟槽的侧壁上部、侧壁下部和底部,所述孔洞或沟槽的侧壁上部、侧壁下部和底部上的氮化钨的厚度均相同;
金属层,覆盖所述氮化钨层并填满所述孔洞或沟槽。
11.根据权利要求10所述的半导体结构,其特征在于,
所述孔洞或沟槽的深宽比为2以上,所述氮化钨层的厚度为110埃以下。
12.根据权利要求10所述的半导体结构,其特征在于,包括:
金属连线层,位于所述衬底中及所述孔洞或沟槽下部并使所述金属连线层至少部分露出。
13.根据权利要求10所述的半导体结构,其特征在于,
所述金属连线层为铜连线层,所述金属层为钨层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长鑫存储技术有限公司,未经长鑫存储技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201811376467.0/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造