[发明专利]半导体装置和器械

说明书

本发明公开了半导体装置和器械。半导体装置包括第一芯片和第二芯片的堆叠，第一芯片和第二芯片各自具有以矩阵形式布置的多个像素电路。第a行第e1列的像素电路连接到第p行第v列的电路。第a行第f1列的像素电路连接到第q行第v列的电路。第a行第g1列的像素电路连接到第r行第v列的电路。第a行第h1列的像素电路连接到第s行第v列的电路。

技术领域

实施例的一个公开方面涉及具有多个芯片的堆叠的半导体装置。

背景技术

具有包括像素电路的芯片和包括被配置为处理来自像素电路的信号的电路的芯片的堆叠的成像装置可以用于大大改善成像装置的价值。日本专利公开No.2012-104684和日本专利公开No.2013-51674公开了堆叠其上具有多个列电路的基板和其上具有像素单元的基板。

被配置为处理信号的电路根据该电路的位置可以具有变化的特性。根据电路与像素电路之间的对应关系，由于该电路的这样的变化的特性，所得到的图像可能具有不均匀性(阴影)。

发明内容

一种半导体装置，所述半导体装置包括第一芯片和第二芯片的堆叠，所述第一芯片具有以J行K列的矩阵形式布置的多个像素电路(pixel circuit)，所述第二芯片具有以T行U列的矩阵形式布置的多个电路(electric circuit)。所述多个电路中的每一个电路具有第一部分和第二部分。所述第一部分连接到所述多个像素电路中的至少两个像素电路和所述第二部分。所述第一部分被配置为从所述两个像素电路顺次地选择像素电路以连接到所述第二部分。所述多个像素电路中的第a行第e1列像素电路连接到所述多个电路中的第p行第v列的电路。所述多个像素电路中的第a行第f1列像素电路连接到所述多个电路中的第q行第v列的电路。所述多个像素电路中的第a行第g1列的像素电路连接到所述多个电路中的第r行第v列的电路。所述多个像素电路中的第a行第h1列的像素电路连接到所述多个电路中的第s行第v列的电路。TJ且UK，f1和g1是e1与h1之间的整数，并且q和r是p与s之间的整数。

从参考附图的示例性实施例的以下描述，本公开的进一步特征将变得清楚。

附图说明

图1A和1B是示出半导体装置的实施例的示意图。

图2A和2B是示出半导体装置的实施例的示意图。

图3A和3B是示出半导体装置的实施例的示意图。

图4A和4B是示出半导体装置的实施例的示意图。

图5A和5B是示出半导体装置的实施例的示意图。

图6A和6B是示出半导体装置的实施例的示意图。

图7是示出半导体装置的实施例的示意图。

图8是示出半导体装置的实施例的示意图。

图9是示出半导体装置的实施例的示意图。

图10A和10B是示出半导体装置的实施例的示意图。

图11A和11B是示出半导体装置的实施例的示意图。

图12A和12B是示出半导体装置的实施例的示意图。

图13A和13B是示出半导体装置的实施例的示意图。

图14A和14B是示出半导体装置的实施例的示意图。

图15是示出半导体装置的实施例的示意图。

图16是示出半导体装置的实施例的示意图。

图17是示出半导体装置的实施例的示意图。

图18是示出半导体装置的实施例的示意图。