[发明专利]半导体存储装置及半导体存储装置的控制方法

说明书

本发明涉及一种半导体存储装置及半导体存储装置的控制方法。实施方式的半导体存储装置具备：第1至第4导电层；n型半导体区域；半导体层，贯通第1至第4导电层，设置在n型半导体区域与p型半导体区域之间，且杂质浓度低于n型半导体区域的杂质浓度及p型半导体区域的杂质浓度；第1至第4电荷蓄积区域；电压控制电路，控制施加到第1至第4导电层的电压，而执行第1读出序列、及与第1读出序列不同的第2读出序列；比较电路，对以第1读出序列读出的第1数据与以第2读出序列读出的第2数据进行比较；及判定电路，判定第1数据与第2数据中的哪一个数据为真值；且第1读出序列的断开电压与第2读出序列的断开电压为不同值。

[相关申请的引用]

本申请基于日本专利申请2018-030233(申请日：2018年2月23日)，享受该申请的优先权益。本申请通过参照该基础申请而包含该基础申请的全部内容。

技术领域

本发明的实施方式涉及一种半导体存储装置及半导体存储装置的控制方法。

背景技术

将存储单元三维地配置的三维NAND(not and，与非)闪速存储器实现较高的集成度及较低的成本。为了提高三维NAND闪速存储器的读出特性，提出在存储器串的一端设置着p型半导体区域的正反馈方式的三维NAND闪速存储器。正反馈方式的三维NAND闪速存储器由于存储单元晶体管具有陡峭的亚阈值斜率，因此读出特性提高。为了实现三维NAND闪速存储器的高性能化，期待正反馈方式的三维NAND闪速存储器的读出特性进一步提高。

发明内容

本发明要解决的问题在于提供一种能够提高读出特性的半导体存储装置及半导体存储装置的控制方法。

实施方式的半导体存储装置具备：第1导电层；所述第1导电层之上的第2导电层；所述第2导电层之上的第3导电层；所述第3导电层之上的第4导电层；n型半导体区域；p型半导体区域，比所述n型半导体区域更靠近所述第4导电层；半导体层，贯通所述第1导电层、所述第2导电层、所述第3导电层、及所述第4导电层，设置在所述n型半导体区域与所述p型半导体区域之间，且杂质浓度低于所述n型半导体区域的杂质浓度及所述p型半导体区域的杂质浓度；第1电荷蓄积区域，设置在所述第1导电层与所述半导体层之间；第2电荷蓄积区域，设置在所述第2导电层与所述半导体层之间；第3电荷蓄积区域，设置在所述第3导电层与所述半导体层之间；第4电荷蓄积区域，设置在所述第4导电层与所述半导体层之间；电压控制电路，控制施加到所述第1导电层、所述第2导电层、所述第3导电层、及所述第4导电层的电压，而执行读出基于所述第2电荷蓄积区域中的电荷量的第1数据的第1读出序列、及以与所述第1读出序列不同的序列读出基于所述第2电荷蓄积区域中的电荷量的第2数据的第2读出序列；比较电路，对所述第1数据与所述第2数据进行比较；及判定电路，基于所述比较电路的比较结果，判定所述第1数据与所述第2数据中的哪一个数据是真值；且所述第1读出序列及所述第2读出序列具备：断开步骤，包括对所述第2导电层施加断开电压；及读出步骤，包括对所述第2导电层施加高于所述断开电压的读出电压；且所述第1读出序列的所述断开电压与所述第2读出序列的所述断开电压为不同值。

根据所述构成，提供一种能够提高读出特性的半导体存储装置及半导体存储装置的控制方法。

附图说明

图1是第1实施方式的半导体存储装置的框图。

图2是第1实施方式的半导体存储装置的存储单元阵列的电路图。

图3是第1实施方式的半导体存储装置的存储器串的示意剖视图。

图4是说明第1实施方式的数据读出序列的示意图。

图5(a)～(c)是第1实施方式的数据读出序列的时序图。

图6是说明第1实施方式的数据读出序列的示意图。

图7是第1实施方式的读出序列的带图。