[发明专利]薄膜晶体管、阵列基板及显示装置

说明书

本发明公开了一种薄膜晶体管，包括栅极、源漏极金属层以及半导体层；所述栅极设置在透明基板上；所述透明基板上还设有栅极绝缘层覆盖所述栅极；所述半导体层设置在所述栅极绝缘层上并位于所述栅极的上方；所述源漏极金属层设置在所述半导体层上，包括源极和漏极，所述源极和所述漏极彼此分离并与所述半导体层接触，所述半导体层设有沟道，所述沟道设置在所述源极和所述漏极之间，所述栅极与所述源漏极金属层在垂直于所述透明基板方向上具有交叠区域，所述栅极与所述源漏极金属层中至少一个设置有用于减小所述栅极与所述源漏极金属层之间的正对面积的镂空结构。本发明还涉及一种阵列基板和显示装置。

技术领域

本发明涉及显示的技术领域，特别是涉及一种薄膜晶体管、阵列基板及显示装置。

背景技术

显示装置，例如液晶显示装置(liquid crystal display，LCD)具有画质好、体积小、重量轻、低驱动电压、低功耗、无辐射和制造成本相对较低的优点，在平板显示领域占主导地位。液晶显示装置包括阵列基板、彩色滤光基板及背光模组等几部分。阵列基板包括：透明基板和形成成于透明基板上的多条扫描线(Scan Line)和多条数据线(Data Line)，多条扫描线和多条数据线相互交叉形成多个像素单元，每个像素单元包括薄膜晶体管(ThinFilm Transistor，TFT)和像素电极，薄膜晶体管作为开关器件用于控制像素单元的状态。

如图1所示，阵列基板中每一像素单元的等效电路由薄膜晶体管、像素液晶层电容Clc、像素存储电容Cst组成，且该像素单元通过薄膜晶体管的栅极G经由扫描线电性连接栅极驱动芯片(Gate Driver IC)，以及通过薄膜晶体管的源极S经由数据线电性连接源极驱动芯片(Source Driver IC)，薄膜晶体管的漏极D电性连接一像素电极、像素液晶层电容和像素存储电容。当栅极驱动芯片通过扫描线驱动薄膜晶体管的栅极导通时，从源极驱动芯片输入的数据电压信号即可经由数据线自薄膜晶体管的源极和漏极传递至像素液晶层电容和像素存储电容，并由像素液晶层电容和像素存储电容储存其所接收到的电压信号。

阵列基板的像素电路还存在若干个寄生电容。如图2所示，现有的薄膜晶体管包括设置在透明基板(图未示)上的栅极10、源极21、漏极22和半导体层30，半导体层30设置在栅极10的上方，源极21和漏极22同层设置且彼此分离并与半导体层30接触，部分半导体层30从源极21和漏极22之间露出形成沟道31。在垂直于透明基板的方向上，栅极10与源极21、栅极10与漏极22之间均存在交叠区域，该交叠区域便会产生寄生电容，如栅极与漏极之间的交叠电容Cgd、栅极与源极之间的交叠电容Cgs等。当栅极驱动芯片将扫描线上的电压升到扫描线高电压Vgh之际，源极驱动芯片也将数据线上的电压上升从而开始对像素电极充电。当像素电极的电压上升到预定电压时，扫描线上的电压降到扫描线低电压Vgl。此时，扫描线上的压降对像素电极造成耦合效应而使像素电极上的电压亦产生一压降ΔVp。该压降ΔVp也被称为馈通电压(Feed Through Voltage)，其以栅极与漏极之间的交叠电容Cgd、像素液晶层电容Clc、像素存储电容Cst、扫描线高电压(Vgh)与扫描线低电压(Vgl)所表示的数学关系式如下：

△Vp＝(Vgh-Vgl)×{Cgd/(Cgd+Clc+Cst)}

馈通电压会导致显示画面闪烁、残像和灰度错乱等问题，降低显示装置的显示品质。在形成馈通电压的过程中，栅极与漏极之间的交叠电容Cgd对馈通电压的影响最大。再有，沟道31的宽和长也会对馈通电压产生影响，沟道31的宽和长的选择还涉及到薄膜晶体管的开态电流、关态电流、开口率等，因此需要选择能兼顾各方后最优化的沟道31的宽和长。在沟道31的宽和长为定值的前提下，如何进一步减小馈通电压以提升显示品质是业内人员待解决的问题之一。

发明内容

本发明的目的在于提供一种薄膜晶体管、阵列基板及显示装置，可降低馈通电压，提高显示装置的显示品质。