[发明专利]半导体装置

说明书

实施方式提供低成本且通态电阻小的半导体装置。实施方式的半导体装置具备第1导电型的漏极区域；第1导电型的第1半导体区域，设置于上述漏极区域之上；MOSFET，形成于上述第1半导体区域的上部；源极电极，形成为覆盖上述MOSFET；电连接部，是形成于上述第1半导体区域的两侧的一对电连接部，以与上述第1半导体区域电绝缘的状态将上述漏极区域与上述源极电极之间电连接。

关联申请

本申请享受以日本专利申请2017－220305号(申请日：2017年11月15日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

本发明的实施方式涉及半导体装置。

背景技术

在中耐压及高耐压的半导体装置中，超结构造的MOSFET(Metal OxideSemiconductor Field Effect Transistor：金属氧化物半导体晶体管)为人们所知。该超结构造为如下构造，即，在n型半导体区域中设置纵型的p型半导体区域，在n型与p型的半导体区域的边界面形成电场强度均匀的耗尽层，来确保耐压的构造。这种构造的MOSFET，与通常的构造的MOSFET相比，有通态电阻小的特征。

但是，伴随迄今为止的半导体装置的高性能化，必须以高精度对n型半导体区域和p型半导体区域的杂质浓度进行管理，有制造工艺变得高成本的问题。因此，就制造工艺而言，希望实现即使不进行n型和p型的半导体区域的高精度的杂质浓度的管理也能够实现低电阻化的半导体装置。

发明内容

实施方式提供低成本且通态电阻小的半导体装置。

实施方式的半导体装置具备：第1导电型的漏极区域；第1导电型的第1半导体区域，设置于上述漏极区域之上；MOSFET，形成于上述第1半导体区域的上部；源极电极，形成为覆盖上述MOSFET；电连接部，是形成于上述第1半导体区域的两侧的一对电连接部，以与上述第1半导体区域电绝缘的状态将上述漏极区域与上述源极电极之间电连接。

附图说明

图1是说明第1实施方式的半导体装置的构成的剖视图。

图2是图1所示的半导体装置的局部的立体图。

图3～图8是说明第1实施方式的半导体装置的制造工序的剖视图。

图9是说明第2实施方式的半导体装置的构成的图。

图10～图15是说明第2实施方式的半导体装置的制造工序的剖视图。

图16是说明第2实施方式的半导体装置的变形例的剖视图。

具体实施方式

以下，参照附图对本实施方式的半导体装置及其制造方法进行说明。另外，在以下的说明中，对于具有大致相同的功能及构成的构成要素，附以同一符号，仅在必要的情况下进行重复说明。

另外，附图是示意性的或概念性的，各部分的厚度和宽度的关系、部分间的大小的比率等，不一定与现实中的相同。而且，即使在表示相同的部分的情况下，也存在根据附图彼此的尺寸、比率不同地进行表示的情况。

在各实施方式的说明中，根据附图的朝向，适当使用上方、下方、上、下、上侧、下侧等表现，但这些表现是为了便于说明半导体装置的构造，根据观察半导体装置的方向或者根据半导体装置的规格形态，其上下方向能够任意更换。