[发明专利]半导体器件在审

申请号：	201510083123.0	申请日：	2015-02-16
公开（公告）号：	CN105428360A	公开（公告）日：	2016-03-23
发明（设计）人：	杉田尚正	申请（专利权）人：	株式会社东芝
主分类号：	H01L27/082	分类号：	H01L27/082;H01L29/866
代理公司：	中国国际贸易促进委员会专利商标事务所 11038	代理人：	金光华
地址：	日本***	国省代码：	日本;JP
权利要求书：	查看更多	说明书：	查看更多
摘要：	本发明提供一种半导体器件。根据一个实施方式，半导体器件具备第1半导体区域、多个第2半导体区域、多个第3半导体区域、分离区域、第1电极、第2电极以及第3电极。第2半导体区域选择性地设置在第1半导体区域上。第3半导体区域选择性地设置在第1半导体区域上。第3半导体区域与第2半导体区域邻接。分离区域设置在第1半导体区域内，位于相邻的第2半导体区域之间以及相邻的第3半导体区域之间。第1电极连接了与分离区域相邻的第2半导体区域和第3半导体区域。第2电极连接于第2半导体区域。第3电极连接于第3半导体区域。
搜索关键词：	半导体器件
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【主权项】：

一种半导体器件，具备：第1半导体区域；第1导电类型的多个第2半导体区域，选择性地设置在所述第1半导体区域上；第2导电类型的多个第3半导体区域，选择性地设置在所述第1半导体区域上，分别与各所述第2半导体区域邻接；分离区域，设置在所述第1半导体区域内，位于相邻的所述第2半导体区域之间以及相邻的所述第3半导体区域之间；第1电极，连接与所述分离区域相邻的所述第2半导体区域和所述第3半导体区域；第2电极，连接于所述第2半导体区域；以及第3电极，连接于所述第3半导体区域。

下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。

免登录下载普通用户下载升级VIP会员，免费下载

该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社东芝，未经株式会社东芝许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】

本文链接：http://www.vipzhuanli.com/patent/201510083123.0/，转载请声明来源钻瓜专利网。

上一篇：固体摄像装置及其制造方法以及电子设备
下一篇：一种具有内嵌叉指NMOS双向SCR结构的ESD保护器件

同类专利

包括双极晶体管的集成电路-201910272414.2
发明人： P·波伊文;J·J·法戈;E·佩蒂特普瑞兹;E·苏谢尔;O·韦伯 -专利权人：意法半导体（克洛尔2）公司;意法半导体(鲁塞)公司
申请日： 2019-04-04 - 公布日： 2019-10-18 - 主分类号： H01L27/082
摘要：本公开的实施例涉及包括双极晶体管的集成电路。本公开涉及包括一行或多行晶体管的集成电路和方法。在一个实施例中，集成电路包括双极晶体管行，该双极晶体管行包括多个第一导电区域、第二导电区域以及共用基极，共用基极位于第一导电区域和第二导电区域之间。绝缘沟槽与双极晶体管行中的每个双极晶体管接触。导电层位于绝缘沟槽和共用基极上，位于第一导电区域之间。间隔件层位于导电层和第一导电区域之间。

一种整体型碳化硅达林顿管及其制作方法-201611247096.7
发明人：元磊;李钊君;宋庆文;汤晓燕;张艺蒙;张玉明 -专利权人：西安电子科技大学
申请日： 2016-12-29 - 公布日： 2019-10-01 - 主分类号： H01L27/082
摘要：本发明公开了一种整体型碳化硅达林顿管及其制作方法，属于微电子技术领域。可以解决现有的碳化硅达林顿管存在驱动管电流处置能力较小，且制作工艺复杂，导致成本比较高的问题。包括：N+发射区，设置在基区上表面，包括呈倾斜槽型的器件沟槽，呈垂直槽型的器件隔离区和呈垂直槽型的发射区台面；基极P+注入区，设置在发射区台面下表面，且位于基区内；器件沟槽设置在N+发射区，且延伸至N‑集电区上部；器件隔离区设置在N+发射区，且延伸至N‑集电区上部；隔离区注入层，设置在所述器件隔离区底部上表面。

具有栅极电阻器的晶体管-201910140781.7
发明人： D.拉福雷特;O.布兰克;C.A.布拉茨;G.内鲍尔;C.乌夫拉尔德 -专利权人：英飞凌科技奥地利有限公司
申请日： 2019-02-26 - 公布日： 2019-09-03 - 主分类号： H01L27/082
摘要：本发明涉及具有栅极电阻器的晶体管。所公开的是一种晶体管器件，其具有至少一个栅电极（33）、连接到该至少一个栅电极（33）并且被布置在半导体本体（100）的顶部上的栅极流道（10）、以及被布置在半导体本体（100）的顶部上并且电连接到栅极流道（10）的栅极焊盘（20）。栅极流道（10）包括第一金属线（11）、在第一金属线（11）的顶部上的第二金属线（12）、第一栅极流道部分（10₁）和至少一个第二栅极流道部分（10₂）。至少一个第二栅极流道部分（10₂）被布置在第一栅极流道部分（10₁）与栅极焊盘（20）之间，并且第二金属线（12）在至少一个第二栅极流道部分（10₂）中的横截面积小于第二金属线（12）在第一栅极流道部分（10₁）中的横截面积的50%。

一种混合元胞型集成IGBT器件-201910085987.4
发明人：阳平 -专利权人：上海擎茂微电子科技有限公司
申请日： 2019-01-29 - 公布日： 2019-05-24 - 主分类号： H01L27/082
摘要：本发明涉及一种混合元胞型集成IGBT器件，其有源区包括沟槽元胞区(2)和平面元胞区(3)，沟槽元胞区由沟槽型IGBT元胞构成，平面元胞区由平面型IGBT元胞构成。本发明的混合元胞型集成IGBT器件，单一芯片内同时具有沟槽型和平面型IGBT元胞结构，并具有两个独立的控制栅极，结合了两者的优点，具有更优的器件性能。

用于产生具有dV/dt可控性的IGBT的方法-201811229046.5
发明人： A.韦莱;M.比纳;M.戴内泽;C.耶格;J.G.拉文;A.菲利波;F.J.桑托斯罗德里格斯 -专利权人：英飞凌科技股份有限公司
申请日： 2018-10-22 - 公布日： 2019-04-30 - 主分类号： H01L27/082
摘要：一种加工功率半导体器件（1）的方法（2）包括：提供具有第一导电类型的漂移区（100）的半导体本体（10）；创建（20）多个沟槽（14、15、16），其中该沟槽（14、15、16）沿着垂直方向（Z）延伸到半导体本体（10）中并且沿着第一横向方向（X）彼此邻近布置；在半导体本体（10）处提供（22）掩模布置（30），其中该掩模布置（30）具有根据其来使沟槽（14、15、16）中的一些暴露的横向结构（301）并且该沟槽（14、15、16）中的至少一个被掩模布置（30）覆盖；使半导体本体（10）和掩模布置（30）经受（24）掺杂剂材料提供步骤，由此在被暴露的沟槽（14、15、16）的底部下面创建与第一导电类型互补的第二导电类型的多个掺杂区（1059）；移除（26）掩模布置（30）；使半导体本体（10）经受（28）温度退火步骤，由此促使多个掺杂区（1059）平行于第一横向方向（X）延伸以便重叠并形成邻近被暴露的沟槽（14、15、16）的底部的第二导电类型的势垒区（105）。

半导体集成电路装置-201580003682.4
发明人：山路将晴 -专利权人：富士电机株式会社
申请日： 2015-06-16 - 公布日： 2019-03-08 - 主分类号： H01L27/082
摘要：在n型阱区(3)配置有Vs电位区(81)和H‑VDD电位区(82)，沿着外周而环状地配置有将n型阱区(3)内的Vs电位区(81)和H‑VDD电位区(82)与作为耐压区的n^‑型阱区(4)以结分离的方式进行分离的p^‑型分离区(53)。n^‑型阱区(4)包围n型阱区(3)的周围，并且被固定在GND电位的p型阱区(5)包围。在比p^‑型分离区(53)更靠近内侧的位置配置有固定在H‑VDD电位的第三高浓度区(54)和第三拾取电极(55)。在与p^‑型分离区(53)更靠近外侧的位置，沿着p^‑型分离区(53)的外周配置有固定在H‑VDD电位的第二高浓度区(51)和第二拾取电极(52)。由此，能够防止半导体集成电路装置的误动作、损坏。

微型功率晶体管-201721880635.0
发明人：崔峰敏 -专利权人：傲迪特半导体（南京）有限公司
申请日： 2017-12-28 - 公布日： 2019-03-05 - 主分类号： H01L27/082
摘要：本实用新型涉及一种微型功率晶体管，低掺杂N型硅的集电区上设有高掺杂P型硅的基区，基区上设有高掺杂N型硅的发射区，所述发射区为若干等距离间隔排列的方形柱状发射区，每个所述方形柱状发射区上设有发射区引线孔，发射区引线由发射极金属化电极条连接至发射极电极；每个所述方形柱状发射区四角基区上设有基区引线孔，基极引线由基极金属化电极条连接至基极电极；基极金属化电极条和发射极金属化电极条之间通过绝缘槽分隔开；集电区上，基区外围处设有保护环结构，集电区、保护环、发射区、基区上设有石墨烯层；石墨烯层、发射区、基区上沉积阳极金属；集电区背面沉积阴极金属。本实用新型的微型功率晶体管V_CBO高，集电极电流I_C较大，尺寸小。

反向导通IGBT-201810934187.0
发明人： H-G.埃克尔;Q.T.特兰 -专利权人：英飞凌科技股份有限公司
申请日： 2018-08-16 - 公布日： 2019-03-01 - 主分类号： H01L27/082
摘要：本发明涉及反向导通IGBT。一种功率半导体器件，其包括半导体主体、被布置在半导体主体的前侧的第一负载端子结构、以及被布置在半导体主体的后侧的第二负载端子结构，并且被配置用于借助于至少一个晶体管单元来控制在第一负载端子结构和第二负载端子结构之间的负载电流。所述晶体管单元至少部分地被包括在半导体主体中并且在一侧被电气连接到第一负载端子结构并且在另一侧被电气连接到半导体主体的漂移区，该漂移区具有第一导电类型。所述半导体主体还包括：具有第一导电类型的晶体管短区，其中在该晶体管短区和第一负载端子结构之间的过渡形成肖特基接触；以及分离区，其将该晶体管短区与漂移区分离并且具有与第一导电类型互补的第二导电类型。

一种半导体晶片-201810945125.X
发明人：邱建平;杜益成;王猛 -专利权人：矽力杰半导体技术（杭州）有限公司
申请日： 2018-08-20 - 公布日： 2019-02-12 - 主分类号： H01L27/082
摘要：本发明提供了一种半导体晶片，在所述半导体晶片中，由于隔离结构沿所述半导体衬底宽度方向的宽度小于第二区域的宽度，使得所述第二区域中除隔离结构所占区域之外的剩余区域的用于制作功率器件，这样在所述第一区域、第二区域和第三区域这三个区域的面积和相同的情况下，各个功率器件的面积可以做得更大，有利于节约半导体晶片的整体面积。

硅控整流器与静电放电箝制电路-201510400312.6
发明人：张俊彦;颜祥修;张邵勤;江哲维 -专利权人：张俊彦;颜祥修;奇景光电股份有限公司
申请日： 2015-07-09 - 公布日： 2018-08-28 - 主分类号： H01L27/082
摘要：本发明是关于一种硅控整流器与静电放电箝制电路，其中该硅控整流器包含分离的第一型场、第二型第一场及第二型第二场，形成于第一型井内；连续第一型掺杂区，形成于第一型场内；分段第二型掺杂区，形成于第二型第一场内；及分段第一型掺杂区，形成于第二型第二场内。本发明的一种硅控整流器的新颖架构，其具增强的保持电压。本发明提出另一种多晶硅电阻触发的堆叠硅控整流器，其不会增加触发电压。

一种用于点火器的高压达林顿晶体管-201820056116.0
发明人：龚利汀;左勇强;易琼红 -专利权人：无锡固电半导体股份有限公司
申请日： 2018-01-12 - 公布日： 2018-08-10 - 主分类号： H01L27/082
摘要：本实用新型属于半导体器件的制造技术领域，涉及一种用于点火器的高压达林顿晶体管，在晶体管俯视平面上，晶体管元胞单元包括后级晶体管T2和分布在后级晶体管T2的右上部的前级晶体管T1，两者间通过V型隔离槽隔离，且周围包裹钝化层；在晶体管剖视截面上，在N‑型第二衬底子层内设有前级P型基区和后级P型基区，在前级P型基区内形成前级N+型发射区，在前级P型基区上方设有前级基极金属层和连接金属层；在后级P型基区内形成后级N+型发射区，在后级P型基区上方设有后级基极金属层和后级发射极金属层；本实用新型制造方便，具有热稳定性好，压降小，放大倍数大，可靠性高等特点。

互补型TFET-201721008382.8
发明人：张捷 -专利权人：西安科锐盛创新科技有限公司
申请日： 2017-08-11 - 公布日： 2018-06-26 - 主分类号： H01L27/082
摘要：本实用新型涉及一种互补型TFET100，包括：Si衬底101；Ge外延层102，设置于衬底101上表面；GeSn层103，设置于Ge外延层102上表面；P型基底104、N型基底105，设置于GeSn层103内；第一源区106、第一漏区107，设置于P型基底104内并位于两侧位置处；第二源区108、第二漏区109，设置于N型基底105内并位于两侧位置处；第一源区电极110，设置于第一源区106上表面；第一漏区电极111，设置于第一漏区107上表面；第二源区电极112，设置于第二源区108上表面；第二漏区电极113，设置于第二漏区109上表面。本实用新型提供的互补型TFET，可有效降低Ge外延层的位错密度、表面粗糙度、界面缺陷，提升Ge外延层的质量从而得到更高质量的GeSn外延层，为高性能TFET的制备提供物质基础。

双极结型半导体器件及其制造方法-201510976838.9
发明人：连延杰;傅达平;吉杨永 -专利权人：成都芯源系统有限公司
申请日： 2015-12-23 - 公布日： 2018-06-22 - 主分类号： H01L27/082
摘要：提出了一种双极结型半导体器件及其制造方法。根据本公开的实施例，双极结型半导体器件包括形成于半导体衬底中的第一掩埋层、形成于该第一掩埋层上的第一外延层和第二外延层、制作于第一外延层和第二外延层中的PNP双极结型晶体管单元、NPN双极结型晶体管单元和第一隔离结构。该第一隔离结构位于PNP双极结型晶体管单元和NPN双极结型晶体管单元之间，并且与所述第一掩埋层连接在一起形成隔离屏障。该隔离屏障不仅将PNP双极结型晶体管单元与NPN双极结型晶体管单元有效地隔离开，而且将它们与半导体衬底有效地隔离，阻止载流子注入衬底以及寄生BJT的形成。

系统级ESD保护的共享堆叠BJT钳位-201310134795.0
发明人： C·E·吉尔;詹柔英 -专利权人：恩智浦美国有限公司
申请日： 2013-04-18 - 公布日： 2018-01-30 - 主分类号： H01L27/082
摘要：本发明涉及系统级ESD保护的共享堆叠BJT钳位。一种面积有效、高电压、双极性ESD保护器件(200)被提供以通过使用多个堆叠NPN器件(38、48、39)保护多个引脚(30、40)免受ESD事件，所述NPN器件有单独地可控的击穿电压并且共享一个或公共的NPN器件(39)，从而减少了高压ESD保护电路的脚位而不减少强健性和功能性。

具有交错的晶体管元件的集成电路和装置，以及其制造方法-201610894465.5
发明人：迈克尔·弗雷泽;弗兰克·达纳赫;杰森·芬德 -专利权人：飞思卡尔半导体公司
申请日： 2016-10-13 - 公布日： 2017-08-11 - 主分类号： H01L27/082
摘要：一种单片集成电路包括第一和第二多个并联连接的晶体管元件(例如，晶体管指状物)。为了在所述IC中扩散热，所述第一和第二多个晶体管元件彼此交错，并被布置成第一行。所述IC还可包括被布置成第二行的第三和第四多个并联连接的晶体管元件。在所述第一行中的所述晶体管元件可为RF开关发射路径的串联和并联晶体管，以及在所述第二行中的所述晶体管元件可为RF开关接收路径的串联和并联晶体管。在发射操作模式期间，在所述发射路径中的所述串联晶体管和在所述接收路径中的所述并联晶体管关闭。在接收操作模式期间，在所述发射路径中的所述并联晶体管和在所述接收路径中的所述串联晶体管关闭。

半导体器件-201210533176.4
发明人：曹大为;大西泰彦 -专利权人：富士电机株式会社
申请日： 2012-12-11 - 公布日： 2017-08-08 - 主分类号： H01L27/082
摘要：提供了可增强其耐电荷性的半导体器件。第一平行p‑n层设置在元件激活部中，并且第二平行p‑n层设置在元件周缘部中。n‑表面区设置在第二平行p‑n层和第一主面之间。两个或两个以上p型保护环区域被设置成在n‑表面区的第一主面侧彼此分离。第一场板电极和第二场板电极电连接到p型保护环区域。第二场板电极覆盖彼此相邻的第一场板电极，从而通过第二绝缘膜覆盖第一场板电极之间的第一主面。

一种基于沟槽介质隔离的双极集成电路芯片及其生产工艺-201410275545.3
发明人：鄢细根;杨振;张晓新;朱国夫;余庆;廖洪志;赵铝虎;潘国刚;黄少南 -专利权人：华越微电子有限公司
申请日： 2014-06-19 - 公布日： 2017-01-25 - 主分类号： H01L27/082
摘要：本发明公开一种基于沟槽介质隔离的双极集成电路芯片及其生产工艺，属于集成电路设计/制造领域，所述生产工艺依次包括N+埋层形成、下隔离区形成、外延层形成、磷桥区形成、上隔离区形成和沟槽形成等步骤，采用上述生产工艺制得的基于沟槽介质隔离的双极集成电路芯片，通过在上隔离区的内外两侧，以及基区的外侧设置环形沟槽，最大限度降低设计尺寸，同时提高BVCBO的最大耐压，实现在最小的间距内电极之间的电性能最大化。

半导体器件-201510083123.0
发明人：杉田尚正 -专利权人：株式会社东芝
申请日： 2015-02-16 - 公布日： 2016-03-23 - 主分类号： H01L27/082
摘要：本发明提供一种半导体器件。根据一个实施方式，半导体器件具备第1半导体区域、多个第2半导体区域、多个第3半导体区域、分离区域、第1电极、第2电极以及第3电极。第2半导体区域选择性地设置在第1半导体区域上。第3半导体区域选择性地设置在第1半导体区域上。第3半导体区域与第2半导体区域邻接。分离区域设置在第1半导体区域内，位于相邻的第2半导体区域之间以及相邻的第3半导体区域之间。第1电极连接了与分离区域相邻的第2半导体区域和第3半导体区域。第2电极连接于第2半导体区域。第3电极连接于第3半导体区域。

一种SA-LIGBT-201510937715.4
发明人：罗小蓉;阮新亮;周坤;邓高强;魏杰;马达;孙涛;张波 -专利权人：电子科技大学
申请日： 2015-12-15 - 公布日： 2016-02-17 - 主分类号： H01L27/082
摘要：本发明属于半导体技术领域，具体的说涉及一种SA-LIGBT。本发明的主要方案为，本发明中的N型阱区内部有沿器件横向方向平行的P+阳极区和N+阳极区，且P+阳极区和N+阳极区沿器件纵向方向为分段式结构；同时，P+阳极区和N+阳极区下方接触有P型埋层，因此所形成的阳极具有两个电子阻挡层即P型埋层和P+阳极区。在器件正向导通初期处于单极模式时，两个电子阻挡层可以阻碍从阴极发射过来的电子被N+阳极区收集，从而增大单极模式下P+阳极区和P型第一埋层与N型阱区或者N型高阻区构成的PN结的正向压降，使器件在较小的单极电流下就能进入双极模式，从而抑制snapback现象的出现。本发明的有益效果为，能有效抑制snapback现象，同时还能够提升器件的关态特性。

高压无阻达林顿功率晶体管-201420532835.7
发明人：龚利汀;易琼红;龚利贞 -专利权人：无锡固电半导体股份有限公司
申请日： 2014-09-16 - 公布日： 2015-01-21 - 主分类号： H01L27/082
摘要：本实用新型提供一种高压无阻达林顿功率晶体管，包括一N型衬底，形成于N型衬底背面的背面金属层，用于形成前级晶体管T1和后级晶体管T2共接的集电极；在N型衬底的正面形成有相互隔离的前级晶体管T1的P型基区和后级晶体管T2的P型基区；在前级晶体管T1的P型基区内形成有前级晶体管T1的N+型发射区；在后级晶体管T2的P型基区内形成有后级晶体管T2的N+型发射区；在N型衬底的正面覆盖有氧化层；N型衬底的正面氧化层之上还形成有连接前级晶体管T1的N+型发射区和后级晶体管T2的P型基区的连接金属层；衬底的正面最外层覆盖有聚酰亚胺有机薄膜钝化层。该高压无阻达林顿晶体管具有击穿电压高、控制范围大、二次击穿耐量高、抗烧毁性强等特点。

一种基于沟槽介质隔离的双极集成电路芯片-201420328719.3
发明人：鄢细根;杨振;张晓新;朱国夫;余庆;廖洪志;赵铝虎;潘国刚;黄少南 -专利权人：华越微电子有限公司
申请日： 2014-06-19 - 公布日： 2014-11-05 - 主分类号： H01L27/082
摘要：本实用新型公开一种基于沟槽介质隔离的双极集成电路芯片，属于集成电路设计/制造领域，包括硅衬底，以及依次生长在硅衬底上的埋层、外延层和绝缘层，其中，所述外延层上设有基区、上隔离区、下隔离区和磷桥区，基区的外侧环绕设有基区沟槽，上隔离区的内外两侧均环绕设有上隔离沟槽，上述基区沟槽和上隔离沟槽为氧化层/多晶硅/氧化层填充结构的沟槽，所述沟槽槽深2-4微米，槽宽1.8-2.5微米。上述基于沟槽介质隔离的双极集成电路芯片，通过在上隔离区的内外两侧，以及基区的外侧设置环形沟槽，最大限度降低设计尺寸，同时提高BVCBO的最大耐压，实现在最小的间距内电极之间的电性能最大化。

硅平面NPN与PNP对称晶体管-201320515407.9
发明人：吴炳刚 -专利权人：沈阳飞达电子有限公司
申请日： 2013-08-23 - 公布日： 2014-07-09 - 主分类号： H01L27/082
摘要：本实用新型专利公开了一种硅平面NPN与PNP对称晶体管包括衬底和晶体管，其中晶体管为NPN和PNP，NPN晶体管与PNP晶体管对称排列在衬底上，NPN三极管的集电极与PNP三极管的基极连接在一起，NPN三级管的基极与PNP三极管的发射极连接在一起，而NPN三极管的发射极与PNP三极管的集电极连接在一起。该晶体管在制造节能灯的线路板时可以直接使用本实用新型的晶体管，而不需分别将两个三极管焊接在相应的位置上，因此节约了制造成本和生产时间。

两端子多通道ESD器件及其方法-201310544859.4
发明人： A·萨利赫;刘明焦;T·肯纳 -专利权人：半导体元件工业有限责任公司
申请日： 2009-09-07 - 公布日： 2014-03-19 - 主分类号： H01L27/082
摘要：本发明涉及两端子多通道ESD器件及其方法。在一个实施方式中该方法包括：形成上覆于半导体基底的第一半导体层；形成多个二极管，且使每个二极管的至少一部分在所述第一半导体层内；形成延伸通过所述第一半导体层的多个第一阻挡结构，其中所述多个第一阻挡结构的分开的阻挡结构围绕所述多个二极管中的每个二极管的周界，以禁止电流在所述多个二极管之间横向流过所述第一半导体层；以及形成从所述第一半导体层内延伸到所述半导体基底中的导体。

具有提高的切换速度及提高的交叉控制及增加的输出电压的互补达林顿射极跟随器-201180061402.7
发明人：大卫·尼尔·凯西 -专利权人：达尔捷特科半导体有限公司
申请日： 2011-12-19 - 公布日： 2013-12-04 - 主分类号： H01L27/082
摘要：在一个实施例中，一种设备包括第一晶体管，其中所述第一晶体管的基极耦合到输入端子。提供第二晶体管，其中所述第一晶体管的射极耦合到所述第二晶体管的基极且所述第二晶体管的射极耦合到输出节点。提供第三晶体管，其中所述第三晶体管的基极耦合到输入节点。提供第四晶体管，其中所述第三晶体管的射极耦合到所述第四晶体管的基极且所述第四晶体管的射极耦合到所述输出节点且所述第二晶体管的基极耦合到所述第四晶体管的基极。所述第二晶体管的基极通过短路连结耦合到所述第四晶体管的基极。

半导体装置-201210313559.0
发明人：末代知子;小仓常雄;二宫英彰 -专利权人：株式会社东芝
申请日： 2012-08-29 - 公布日： 2013-09-25 - 主分类号： H01L27/082
摘要：能够使形成在相同基板上的不同种类的元件的特性都良好的半导体装置具备：第一导电型的第一半导体层，具有第一及第二面；第二导电型的第二半导体层和第一导电型的第三半导体层，在第一半导体层的第二面侧相互邻接地形成；第二导电型的第四半导体层，在上述第一面侧与第二半导体层对置地形成；第一导电型的第五半导体层，形成在第四半导体层的表面；第二导电型的第六半导体层，在上述第一面侧与第三半导体层对置地形成；和栅电极，形成在贯通第四半导体层的第一沟槽内。第六半导体层的底面的深度比第四半导体层的底面的深度深，第六半导体层的底面与第一半导体层的第二面之间的距离比第四半导体层的底面与第一半导体层的第二面之间的距离短。

一种逆导IGBT芯片及其制备方法-201310228700.1
发明人：刘国友;覃荣震;黄建伟 -专利权人：株洲南车时代电气股份有限公司
申请日： 2013-06-08 - 公布日： 2013-09-18 - 主分类号： H01L27/082
摘要：本发明提供了一种逆导IGBT芯片及其制备方法。该逆导IGBT芯片包括第一导电类型衬底、位于所述衬底第一表面之上的第一表面结构和位于衬底第二表面之上的第二表面结构。所述第一表面结构包括，位于所述衬底第一子表面上的IGBT区，位于所述衬底第二子表面上的FRD区，以及位于衬底第三子表面内的终端区；本发明将芯片元胞区划分为两个宏观的区域：IGBT区和FRD区，免去了现有技术中制备逆导IGBT芯片时需要对IGBT芯片的集电极进行光刻窗口和离子掺杂浓度的准确控制的问题，减小了设计和制备逆导IGBT芯片的难度。

达林顿三极管-201220702193.1
发明人：李建球;杨晓智;黄佳 -专利权人：深圳市鹏微科技有限公司
申请日： 2012-12-18 - 公布日： 2013-07-24 - 主分类号： H01L27/082
摘要：本实用新型涉及一种达林顿三极管，所述三极管包括P/N型衬底；分别形成于P/N型衬底顶表面的第一N/P层和第二N/P层；形成于第一N/P层顶表面的第一P+/N+层；形成于第二N/P层顶表面的第二P+/N+层以及第三P+/N+层；形成于第一N/P层、第二N/P层、第一P+/N+层、第二P+/N+层以及第三P+/N+层顶表面的氧化物掩膜；以及形成于氧化物掩膜上的第一引线孔、第二引线孔、第三引线孔以及第四引线孔，所述第二引线孔与第三引线孔通过金属引线连接，且氧化物掩膜上覆盖有PI塑料层。借此，本实用新型使达林顿管的主三极管的B极和副三极管的E极相连时，不会导致氧化物掩膜下面的P/N层产生反型作用，实现了单片式达林顿管去掉副三极管的BE结间偏置电阻的目的。

PIN二极管阵列结构及其制造方法-201110316107.3
发明人：周正良;李昊 -专利权人：上海华虹NEC电子有限公司
申请日： 2011-10-18 - 公布日： 2013-04-24 - 主分类号： H01L27/082
摘要：本发明公开了一种PIN二极管阵列结构，由多个PIN二极管并联组成；每个PIN二极管包括基板、N型阴极、本征半导体、P型阳极、隔离区、N型外基区阴极；基板上方形成有圆片状N型阴极，圆片状N型阴极的中间部分上方生长有1.2μm～3μm的本征半导体，圆片状N型阴极的周边部分上方形成有圆环状N型外基区阴极，本征半导体远离N型阴极端的中央区域上方形成有圆片状P型阳极。本发明还公开了所述PIN二极管阵列结构的制造方法。本发明通过增加外延层的厚度，降低反向偏置时的漏电，从而在增加反向偏置电压时提高大信号的反向隔离度，并通过并联相同的单元并优化设计来最小化寄生电容，得到较小的正向串联电阻和正反向寄生电容，从而降低正向插入损耗。

多晶体管半导体器件及其制作方法-201210321380.X
发明人：刘轶 -专利权人：池州睿成微电子有限公司
申请日： 2012-09-03 - 公布日： 2013-04-10 - 主分类号： H01L27/082
摘要：本发明公开了一种多晶体管半导体器件及其制作方法，所述多晶体管半导体器件是由两个不同的部分组成的；第一部分组成了第一个晶体管，而另一部分则是第二个晶体管。特别的，第一部分同时也是第二部分的组件。也就是说，第一个晶体管和第二个晶体管都是由同一种结构制作而成的。这样在单一的这种结构中实现多种设备功能，设备集成度高。

一种逆导型集成门极换流晶闸管-201210524325.0
发明人：陈芳林;刘可安;唐龙谷;张弦;雷云 -专利权人：株洲南车时代电气股份有限公司
申请日： 2012-12-07 - 公布日： 2013-03-13 - 主分类号： H01L27/082
摘要：本发明公开了一种逆导型集成门极换流晶闸管，包括：GCT、FRD，以及GCT和FRD之间的隔离区。GCT在纵向由上至下依次包括GCT的阴极N+掺杂区、GCT的P型基区、N-衬底、N′缓冲层和GCT的P+阳极区。FRD在纵向由上至下依次包括FRD的P型基区、N-衬底、N′缓冲层和FRD的N+阴极区。N′缓冲层为GCT和FRD共用的N′缓冲层。在隔离区的上表面轻掺杂有一层N′杂质，N′杂质的掺杂浓度比N-衬底的掺杂浓度高出1～2个数量级。本发明利用杂质的补偿作用，在不改变隔离区P型掺杂分布的条件下，增加了隔离区的有效宽度，克服了现有技术存在的扩散控制精度不高、工艺复杂、不适用于高压器件的缺点。

专利分类

H 电学

H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的

免登录下载普通用户下载升级VIP会员，免费下载

[发明专利]半导体器件在审

专利文献下载