[发明专利]阵列基板及阵列基板的制作方法

说明书

本发明提供一种阵列基板及阵列基板的制作方法，通过在基板与半导体层之间形成第一源漏极层，并通过热处理使得所述第一源漏极层的材料扩散至所述半导体层中，使得所述半导体层对应于所述第一源漏极层的位置进行导体化，得到的所述半导体层包括半导体区，及位于所述半导体区两侧的导体化的第一导体区及第二导体区。并且，通过热处理的方式将所述第一源漏极的材料扩散至所示的半导体层中，并在此过程中半导体层中的氧含量重新分布，从而得到导体化的所述第一导体化区及所述第二导体区。导体化的所述第一导体化区及所述第二导体区具有良好的热稳定性，不会受后续的热处理过程的影响，从而能够保证载流子的传输，保证薄膜晶体管的电性能。

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板及阵列基板的制作方法。

背景技术

顶栅型阵列基板具有寄生电容小、光罩数少、可靠性高等优势，从而得到广泛的应用。制作顶栅型阵列基板时，通常会采用等离子体((Ar,He,Nz等plasma)对半导体层对与源漏极接触的位置进行导体化处理，来达到减小源漏极与所述半导体层的接触阻抗。但是，在后续的退火时，源漏极与所述半导体层的接触阻抗渐渐恢复变大，影响载流子的传输，最终影响薄膜晶体管的电性能。

发明内容

本发明提供一种阵列基板及阵列基板的制作方法，减小源漏极与所述半导体层的接触阻抗，保证影响载流子的传输，从而保证薄膜晶体管的电性能。

所述阵列基板包括基板，依次层叠于所述基板上的第一源漏极层、半导体层、栅极绝缘层、栅极层、层间介质层及第二源漏极层；所述第一源漏极层包括间隔设置的第一源极及第一漏极；所述半导体层包括半导体区及导体化的第一导体区及第二导体区，所述第一导体区及第二导体区分别位于所述半导体区两侧并与所述半导体区连接，所述第一导体区层叠于所述第一源极上，所述第二导体区层叠于所述第一漏极上，所述第一导体区及第二导体区均为所述第一源漏极层的材料扩散至所述半导体层得到；所述第二源漏极层包括间隔设置的第二源极及第二漏极，所述第二源极通过第一过孔与所述第一源极电连接，所述第二漏极通过第二过孔与所述第一漏极电连接。

其中，所述第一导体区部分覆盖所述第一源极，所述第二导体区部分覆盖所述第一漏极；所述第一过孔对应于部分所述第一导体区及未被所述第一导体区覆盖的部分第一源极；所述第二过孔对应于部分所述第二导体区及未被所述第二导体区覆盖的部分第一漏极。

其中，所述第一导体区部分覆盖所述第一源极，所述第二导体区部分覆盖所述第一漏极；所述第一过孔对应于所述第一导体区未被所述第一源极覆盖的位置；所述第二过孔对应于所述第二导体区未被所述第一漏极覆盖的位置。

其中，所述栅极层包括栅极，所述栅极层叠于所述栅极绝缘层上，且所述栅极及所述栅极绝缘层在所述半导体层上的正投影覆盖位于所述半导体层的半导体区内。

其中，所述第一源漏极层的材料为功函数小于4.4ev、电阻率小于10^-7Ω·m的金属。

其中，所述第一源漏极层的材料为金属铝。

所述阵列基板的制作方法包括步骤：

提供一基板，在所述基板上形成第一源漏极层；所述第一源漏极层包括间隔设置的第一源极及第一漏极；

在所述第一源漏极层上形成半导体材料层，对所述半导体材料层进行热处理，使得所述第一源漏极层的材料扩散进入所述半导体材料层对应于所述第一源漏极层的区域，以使所述半导体材料层对应于所述第一源漏极层的区域导体化；

对所述半导体材料层进行图案化，得到半导体层；所述半导体层包括半导体区及导体化的第一导体区及第二导体区，所述第一导体区及第二导体区分别位于所述半导体区两侧并与所述半导体区连接，所述第一导体区层叠于所述第一源极上，所述第二导体区层叠于所述第一漏极上；

在所述半导体层上依次形成栅极绝缘层、栅极层及层间介质层；