[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：提供基底，基底上具有介质层，介质层内具有贯穿介质层厚度的开口；在开口底部及部分侧壁上形成高K栅介质层，所述开口侧壁上的高K栅介质层顶部低于介质层顶部；形成高K栅介质层后，在高K栅介质层表面形成功函数层，且开口侧壁上的功函数层顶部与开口侧壁上的高K栅介质层顶部齐平；形成功函数层后，在功函数层表面形成金属栅，金属栅顶部与开口侧壁上的功函数层顶部齐平；在金属栅顶部、功函数层顶部及高K栅介质层顶部表面形成填充满开口的绝缘层。本发明能够减少天线效应发生的几率，从而可改善半导体结构的性能。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

晶体管尺寸小型化是半导体结构发展的趋势，然而晶体管的尺寸的持续缩小也带来一系列技术问题，例如栅介质层过薄导致栅极与沟道间的漏电流较高，尺寸缩小使得多晶硅栅极的电阻显著增加等。

研究者发现，以高k栅介质层替代氧化硅或氮氧化硅材料形成栅介质层，并以金属栅替代传统的多晶硅栅极材料制作的晶体管，即高k金属栅(HKMG，High K Metal Gate)晶体管可有效的解决上述问题。一方面，所述高k栅介质层可减少栅极与沟道之间的遂穿电流；另一方面，金属栅的电阻率极小，能够有效防止栅极电阻的增加。

但是，现有技术中半导体结构的性能仍有待提高。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，能够减少天线效应发生的几率，从而可改善半导体结构的性能。

为解决上述问题，本发明提供一种半导体结构形成方法，包括：提供基底，所述基底上具有介质层，所述介质层内具有贯穿所述介质层厚度的开口；在所述开口底部及部分侧壁上形成高K栅介质层，所述开口侧壁上的所述高K栅介质层顶部低于所述介质层顶部；形成所述高K栅介质层后，在所述高K栅介质层表面形成功函数层，且所述开口侧壁上的所述功函数层顶部与所述开口侧壁上的所述高K栅介质层顶部齐平；形成所述功函数层后，在所述功函数层表面形成金属栅，所述金属栅顶部与所述开口侧壁上的所述功函数层顶部齐平；在所述金属栅顶部、所述功函数层顶部及所述高K栅介质层顶部表面形成填充满所述开口的绝缘层。

可选的，形成所述高K栅介质层的工艺方法包括：在所述介质层顶部、所述开口底部及侧壁上形成高K栅介质膜；去除所述介质层顶部及所述开口部分侧壁上的所述高K栅介质膜，剩余所述高K栅介质膜作为所述高K栅介质层。

可选的，去除介质层顶部及开口部分侧壁上的所述高K栅介质膜的工艺方法包括：在位于所述开口底部的高K栅介质膜表面形成有机涂层，所述有机涂层顶部低于所述介质层顶部，所述有机涂层露出位于所述介质层顶部及所述开口部分侧壁的高K栅介质膜；去除所述有机涂层露出的所述高K栅介质膜，剩余所述高K栅介质膜作为所述高K栅介质层；去除所述有机涂层。

可选的，采用干法刻蚀工艺去除所述有机涂层露出的所述高K栅介质膜。

可选的，所述干法刻蚀工艺包括干法刻蚀工艺第一步骤和干法刻蚀工艺第二步骤，所述干法刻蚀工艺第一步骤和干法刻蚀工艺第二步骤交替循环进行，循环次数为8至15；所述干法刻蚀工艺第一步骤的工艺参数包括：刻蚀气体包括氩气、氢气及三氯化硼，其中，氩气的气体流量为100sccm至300sccm，氢气的气体流量为50sccm至100sccm，三氯化硼的气体流量为100sccm至300sccm，腔室压强为10mTorr至30mTorr，刻蚀气体通入时间为20s～40s，腔室温度为100℃至130℃，射频功率为400W至700W；所述干法刻蚀工艺第二步骤的工艺参数包括：刻蚀气体包括氩气，所述氩气的气体流量为100sccm至300sccm，腔室压强为30mTorr至80mTorr，刻蚀气体通入时间为5s～10s，腔室温度为100℃至130℃，射频功率为300W至700W。