[发明专利]一种降低CMOS图像传感器白点缺陷的方法在审

专利信息
申请号: 201810051053.4 申请日: 2018-01-19
公开(公告)号: CN108269816A 公开(公告)日: 2018-07-10
发明(设计)人: 吴罚;陈世杰;黄晓橹 申请(专利权)人: 德淮半导体有限公司
主分类号: H01L27/146 分类号: H01L27/146
代理公司: 中国国际贸易促进委员会专利商标事务所 11038 代理人: 韩晓薇
地址: 223300 江苏*** 国省代码: 江苏;32
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 衬底 半导体 白点缺陷 硅层 栅极氧化层 保护层 掺杂区 离子 制作
【权利要求书】:

1.一种CMOS图像传感器的制作方法,其特征在于,包括:

提供一半导体衬底,在所述半导体衬底上依次形成栅极氧化层和栅极硅层;以及

随后在形成栅极之前,利用栅极硅层作为保护层,对半导体衬底进行多次离子注入,以在半导体衬底内部形成多个掺杂区。

2.根据权利要求1所述的方法,其特征在于,

在形成栅极氧化层和栅极硅层之前,对半导体衬底进行第一次离子注入,以在半导体衬底内部形成第一掺杂区。

3.根据权利要求2所述的方法,其特征在于,

在形成栅极氧化层和栅极硅层之后、形成栅极之前,对半导体衬底进行第二次离子注入,在所述半导体衬底内部形成第二掺杂区,所述第二掺杂区位于所述第一掺杂区的上方且与所述第一掺杂区接触,并且所述第二掺杂区位于所述栅极的一侧。

4.根据权利要求3所述的方法,其特征在于,

在形成第二掺杂区之后,对半导体衬底进行第三次和第四次离子注入,以在所述半导体衬底内部形成第三掺杂区和第四掺杂区,所述第三掺杂区位于所述第二掺杂区的一侧的上方且与所述第二掺杂区接触,所述第四掺杂区位于所述第二掺杂区的另一侧的上方且与所述第二掺杂区接触,并且所述第三掺杂区和所述第四掺杂区位于所述栅极的一侧。

5.根据权利要求4所述的方法,其特征在于,

在形成第三掺杂区和第四掺杂区之后,对半导体衬底进行第五次离子注入,在所述半导体衬底内部形成第五掺杂区,所述第五掺杂区位于所述第一掺杂区的上方且与所述第一掺杂区不接触,并且位于所述栅极的另一侧。

6.根据权利要求2-5中任意一项所述的方法,其特征在于,

所述第一掺杂区、所述第二掺杂区、所述第五掺杂区的掺杂类型与所述第三掺杂区、所述第四掺杂区的掺杂类型相反。

7.根据权利要求2-5中任意一项所述的方法,其特征在于,

所述第一掺杂区、所述第二掺杂区、所述第五掺杂区为n型掺杂区,所述第三掺杂区、所述第四掺杂区为p型掺杂区。

8.根据权利要求1所述的方法,其特征在于,

在形成多个掺杂区之后,依次形成栅极和栅极侧墙。

9.根据权利要求1所述的方法,其特征在于,

所述栅极硅层的厚度为

10.一种使用根据权利要求1-9中任意一项所述的方法制作的CMOS图像传感器,其特征在于,包括:

半导体衬底;

位于所述半导体衬底中的感光二极管区、浮置扩散区、钉扎二极管区;以及

位于所述半导体衬底上的传输管,其中,

所述感光二极管区为所述第一掺杂区;

所述浮置扩散区为所述第五掺杂区;

所述钉扎二极管区包括所述第二掺杂区、所述第三掺杂区、所述第四掺杂区;并且

所述传输管包括所述栅极氧化层、所述栅极以及所述栅极侧墙。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于德淮半导体有限公司,未经德淮半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201810051053.4/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top