[发明专利]一种降低CMOS图像传感器白点缺陷的方法在审
| 申请号: | 201810051053.4 | 申请日: | 2018-01-19 |
| 公开(公告)号: | CN108269816A | 公开(公告)日: | 2018-07-10 |
| 发明(设计)人: | 吴罚;陈世杰;黄晓橹 | 申请(专利权)人: | 德淮半导体有限公司 |
| 主分类号: | H01L27/146 | 分类号: | H01L27/146 |
| 代理公司: | 中国国际贸易促进委员会专利商标事务所 11038 | 代理人: | 韩晓薇 |
| 地址: | 223300 江苏*** | 国省代码: | 江苏;32 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 衬底 半导体 白点缺陷 硅层 栅极氧化层 保护层 掺杂区 离子 制作 | ||
1.一种CMOS图像传感器的制作方法,其特征在于,包括:
提供一半导体衬底,在所述半导体衬底上依次形成栅极氧化层和栅极硅层;以及
随后在形成栅极之前,利用栅极硅层作为保护层,对半导体衬底进行多次离子注入,以在半导体衬底内部形成多个掺杂区。
2.根据权利要求1所述的方法,其特征在于,
在形成栅极氧化层和栅极硅层之前,对半导体衬底进行第一次离子注入,以在半导体衬底内部形成第一掺杂区。
3.根据权利要求2所述的方法,其特征在于,
在形成栅极氧化层和栅极硅层之后、形成栅极之前,对半导体衬底进行第二次离子注入,在所述半导体衬底内部形成第二掺杂区,所述第二掺杂区位于所述第一掺杂区的上方且与所述第一掺杂区接触,并且所述第二掺杂区位于所述栅极的一侧。
4.根据权利要求3所述的方法,其特征在于,
在形成第二掺杂区之后,对半导体衬底进行第三次和第四次离子注入,以在所述半导体衬底内部形成第三掺杂区和第四掺杂区,所述第三掺杂区位于所述第二掺杂区的一侧的上方且与所述第二掺杂区接触,所述第四掺杂区位于所述第二掺杂区的另一侧的上方且与所述第二掺杂区接触,并且所述第三掺杂区和所述第四掺杂区位于所述栅极的一侧。
5.根据权利要求4所述的方法,其特征在于,
在形成第三掺杂区和第四掺杂区之后,对半导体衬底进行第五次离子注入,在所述半导体衬底内部形成第五掺杂区,所述第五掺杂区位于所述第一掺杂区的上方且与所述第一掺杂区不接触,并且位于所述栅极的另一侧。
6.根据权利要求2-5中任意一项所述的方法,其特征在于,
所述第一掺杂区、所述第二掺杂区、所述第五掺杂区的掺杂类型与所述第三掺杂区、所述第四掺杂区的掺杂类型相反。
7.根据权利要求2-5中任意一项所述的方法,其特征在于,
所述第一掺杂区、所述第二掺杂区、所述第五掺杂区为n型掺杂区,所述第三掺杂区、所述第四掺杂区为p型掺杂区。
8.根据权利要求1所述的方法,其特征在于,
在形成多个掺杂区之后,依次形成栅极和栅极侧墙。
9.根据权利要求1所述的方法,其特征在于,
所述栅极硅层的厚度为
10.一种使用根据权利要求1-9中任意一项所述的方法制作的CMOS图像传感器,其特征在于,包括:
半导体衬底;
位于所述半导体衬底中的感光二极管区、浮置扩散区、钉扎二极管区;以及
位于所述半导体衬底上的传输管,其中,
所述感光二极管区为所述第一掺杂区;
所述浮置扩散区为所述第五掺杂区;
所述钉扎二极管区包括所述第二掺杂区、所述第三掺杂区、所述第四掺杂区;并且
所述传输管包括所述栅极氧化层、所述栅极以及所述栅极侧墙。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于德淮半导体有限公司,未经德淮半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810051053.4/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的





