[发明专利]半导体存储元件、其他元件及其制造方法在审
申请号: | 201780041826.4 | 申请日: | 2017-07-03 |
公开(公告)号: | CN109643720A | 公开(公告)日: | 2019-04-16 |
发明(设计)人: | 高桥光惠;酒井滋树;楠原昌树;都田昌之;梅田优;佐佐木善和 | 申请(专利权)人: | 国立研究开发法人产业技术综合研究所;株式会社华哥姆研究所 |
主分类号: | H01L27/1159 | 分类号: | H01L27/1159;H01L21/3065;H01L21/316;H01L27/11587 |
代理公司: | 永新专利商标代理有限公司 72002 | 代理人: | 安香子 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 存储体 底面 半导体存储元件 半导体基板 导体 层叠构造 高纵横比 任何位置 侧面 上表面 堆叠 隔壁 制造 包围 | ||
1.一种半导体存储元件,具有将半导体、存储体和导体堆叠的层叠构造,上述存储体是具有2个以上相互能够区分的稳定的状态、同时选择上述状态中的1个状态的物体,上述半导体存储元件的特征在于,
上述存储体的相对的两面中的一面与上述半导体接触,另一面与上述导体接触,上述存储体的侧面不与上述两面平行,上述存储体的侧面与隔壁接触而被包围,上述存储体的与上述半导体平行的方向的截面在与上述半导体接触的面中面积最小,越远离上述半导体则面积相同或越大,上述截面的最小宽度是100nm以下,上述导体与上述半导体之间的最短的距离是上述截面的最小宽度的2倍以上。
2.如权利要求1所述的半导体存储元件,其特征在于,
上述隔壁由蚀刻速度不同的2个以上的材料的层叠体构成。
3.如权利要求1或2所述的半导体存储元件,其特征在于,
上述存储体由缓冲绝缘体和强电介体的层叠体构成,上述强电介体不与上述半导体直接接触,上述缓冲绝缘体是相对介电常数比上述隔壁高的电介体。
4.如权利要求3所述的半导体存储元件,其特征在于,
上述半导体存储元件是具备栅极端子、源极端子、漏极端子、基板端子这4个端子的晶体管,栅极端子与上述导体连接,施加在上述栅极端子与基板端子之间的电压与施加在由上述存储体和上述半导体构成的层叠体上的电压相等,源极端子与源极区域连接,漏极端子与漏极区域连接,上述源极区域及上述漏极区域是上述半导体的相互不重复的一部分、并且在中间夹着上述存储体与上述半导体接触的面并使边界接触地排列在两侧。
5.一种元件的制造方法,其特征在于,
形成耸立在基板上的突起型构造体,上述突起型构造体的宽度是100nm以下,并且高度是宽度的2倍以上;
用隔壁覆盖上述突起型构造体,将被上述隔壁覆盖的上述突起型构造体从上方向朝向基板的方向切削后,将上述突起型构造体选择性地除去,由此在上述隔壁中形成宽度为100nm以下的槽。
6.如权利要求5所述的元件的制造方法,其特征在于,
上述突起型构造体由有机物构成,上述隔壁由无机物构成,将上述突起型构造体通过氧等离子蚀刻来选择性地除去。
7.如权利要求5所述的元件的制造方法,其特征在于,
上述突起型构造体由2层以上的层叠体构成,将其中的至少除了最下层以外的其他层选择性地除去。
8.如权利要求5~7中任一项所述的元件的制造方法,其特征在于,
上述基板由2层以上的层叠体构成。
9.如权利要求5~8中任一项所述的元件的制造方法,其特征在于,
上述隔壁由蚀刻速度不同的2个以上的材料的层叠体构成。
10.如权利要求5~9中任一项所述的元件的制造方法,其特征在于,
对于上述槽的开口部赋予从基板越朝上则越宽的倾斜。
11.一种电气布线的制造方法,其特征在于,
在通过权利要求5~10中任一项所述的方法得到的上述槽中装入电导体。
12.一种光布线的制造方法,其特征在于,
上述隔壁是遮断光的材料,在通过权利要求5~10中任一项所述的方法得到的上述槽中装入光透射材料。
13.一种存储元件的制造方法,其特征在于,
在通过权利要求5~10中任一项所述的方法得到的上述槽中装入存储体。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于国立研究开发法人产业技术综合研究所;株式会社华哥姆研究所,未经国立研究开发法人产业技术综合研究所;株式会社华哥姆研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201780041826.4/1.html,转载请声明来源钻瓜专利网。
- 上一篇:具有非功能性柱体的垂直存储器装置
- 下一篇:用于高速成像传感器数据传送的设备
- 同类专利
- 半导体存储元件、其他元件及其制造方法-201780041826.4
- 高桥光惠;酒井滋树;楠原昌树;都田昌之;梅田优;佐佐木善和 - 国立研究开发法人产业技术综合研究所;株式会社华哥姆研究所
- 2017-07-03 - 2019-04-16 - H01L27/1159
- 提供一种使用宽度为100nm以下且高度为宽度的2倍以上的高纵横比的形状的存储体的半导体存储元件和其制造方法。一种半导体存储元件,具有在半导体基板(1)之上堆叠存储体(2)和导体(3)的层叠构造,存储体(2)的底面(12)与半导体基板(1)接触,存储体(2)的上表面(10)与导体(3)接触,存储体(2)的侧面(11)与隔壁(4)接触而被包围,存储体(2)的底面(12)的宽度是100nm以下,导体(3)与半导体基板(1)之间的最短的距离是存储体(2)的底面(12)的宽度的2倍以上,存储体(2)的侧面(11)的宽度在比底面(12)靠上的任何位置都与底面(12)的宽度相同而一定、或在底面(12)以外的比底面(12)靠上的位置最宽。
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的