[发明专利]具有用于竖直沟道的电荷载流子注入阱的三维存储器器件及其制造和使用方法

权利要求书

1.一种三维存储器器件，包括：

绝缘层和导电层的交替堆叠 ，所述绝缘层和导电层的交替堆叠 位于衬底之上；

存储器堆叠结构，所述存储器堆叠结构穿过所述交替堆叠延伸，每个所述存储器堆叠结构包括存储器膜和竖直半导体沟道；

埋藏源半导体层，所述埋藏源半导体层包括n掺杂半导体材料，位于所述交替堆叠和所述衬底的第一部分之间，并且接触所述竖直半导体沟道的至少一个表面；

p掺杂半导体材料部分，所述p掺杂半导体材料部分嵌入所述埋藏源半导体层并接触所述竖直半导体沟道的相应子集的至少一个表面，其中所述p掺杂半导体材料部分由所述埋藏源半导体层彼此横向隔开；和

介电衬垫，所述介电衬垫位于所述埋藏源半导体层和相应p掺杂半导体材料部分之间，其中每个介电衬垫接触所述竖直半导体沟道的一个或多个底表面。

2.根据权利要求1所述的三维存储器器件，其中：

所述埋藏源半导体层接触所述竖直半导体沟道的底表面或者侧面及底表面；并且

所述p掺杂半导体材料部分接触所述竖直半导体沟道的底表面。

3.根据权利要求1所述的三维存储器器件，还包括：

背侧沟槽，所述背侧沟槽穿过所述交替堆叠延伸至所述埋藏源半导体层的顶表面；

绝缘隔离片，所述绝缘隔离片位于所述背侧沟槽的外围；

背侧接触通孔结构，所述背侧接触通孔结构位于所述绝缘隔离片内并且接触所述埋藏源半导体层；和

漏极区域，所述漏极区域接触相应竖直半导体沟道的顶部。

4.根据权利要求1所述的三维存储器器件，其中：

所述存储器膜包括横向包围并接触所述竖直半导体沟道的隧穿介电层以及在所述导电层的每一级处横向包围所述隧穿介电层的电荷存储区域；

所述交替堆叠包括台面区域，其中所述交替堆叠内除了最顶部导电层之外的每个导电层比所述交替堆叠内的任何上覆导电层横向延伸得更远；并且

所述台面区域包括所述交替堆叠的阶梯表面，所述阶梯表面从所述交替堆叠内的最底层持续延伸至所述交替堆叠内的最顶层。

5.根据权利要求1所述的三维存储器器件，其中：

所述衬底的所述第一部分具有p型掺杂；

所述埋藏源半导体层位于所述衬底的所述第一部分中或所述衬底的所述第一部分上；

所述埋藏源半导体层包括多晶或单晶半导体材料；并且

所述p掺杂半导体材料部分包括多晶或单晶半导体材料。

6.根据权利要求1所述的三维存储器器件，还包括位于所述埋藏源半导体层和每一个所述p掺杂半导体材料部分之间的p-n结。

7.根据权利要求1所述的三维存储器器件，其中所述介电衬垫也位于所述衬底和每一个所述p掺杂半导体材料部分之间。

8.根据权利要求1所述的三维存储器器件，其中所述p掺杂半导体材料部分中的每一个接触多个竖直半导体沟道。

9.根据权利要求1所述的三维存储器器件，其中：

所述三维存储器器件包括包含多个NAND串的单体三维NAND存储器器件；

通过Fowler-Nordheim隧穿方法即FN隧穿方法将电子从所述埋藏源半导体层注入所述竖直半导体沟道来给所述多个NAND串编程；以及

通过栅极诱导漏极泄漏方法即GIDL方法将空穴从所述p掺杂半导体材料部分注入所述竖直半导体沟道来擦除所述多个NAND串。