[发明专利]多层层叠板以及使用其的多层印刷电路板的制造方法

说明书

多层层叠板(10)具备：中央导电层(11a)；第1电介质层(12a)和第2电介质层(12b)，其在中央导电层(10)的各面上直接配置；第1外表面导电层(13a)，其直接配置于第1电介质层(12a)的外侧；和，第2外表面导电层(13b)，其直接配置于第2电介质层(12b)的外侧。第1外表面导电层(13a)和第2外表面导电层(13b)构成多层层叠板(10)的外表面。中央导电层(11a)遍及多层层叠板(10)的面内方向的整个区域以实地状态形成。第1电介质层(12a)的厚度的不均和第2电介质层(12b)的厚度的不均分别独立地为15％以下。

技术领域

本发明涉及多层层叠板。另外，本发明涉及使用该多层层叠板的多层印刷电路板的制造方法。

背景技术

已知有如下技术：利用与使用覆铜层叠板形成电路形状的方法同样的方法，在印刷电路板、特别是多层印刷电路板的内层部分形成电容器结构，将其作为内置电容器使用。通过在多层印刷电路板的内层部分形成电容器结构，可以省略配置于外层面的电容器，外层电路的微细化和高密度化成为可能。其结果，表面安装部件数减少，具备细间距电路的印刷电路板的制造变得容易。

作为这样的具有内置电容器的多层印刷电路板，例如如专利文献1所述，已知有导电层与介电层交替配置而得到的7层结构的电容性层叠体。关于该电容性层叠体，从该文献的图6至图9的剖面结构、特别是从在导电层上形成有电路图案、且在未形成电路图案的部分形成有导电通路这一点上看，认为其是通过重复进行以下工序来制造的：在导电层上形成电路图案后，在其上形成介电层，进而在其上形成导电层，进而在其上形成介电层。

现有技术文献

专利文献

专利文献1：日本特表2010-521074号公报

发明内容

专利文献1中记载的电容性层叠体由于通过如上所述的工序制造、特别是由于在形成有电路图案的导电层上形成介电层，因此，难以使介电层的厚度恒定。换言之，难以使介电层的静电容量恒定。另外，该文献中记载的电容性层叠体是包含4层导电层的总计7层结构的层叠体，由于该层结构，难以将位于内部的导电层与在外部露出的导电层连接。

因此，本发明的课题在于，改良内置电容器的多层层叠板，更详细而言，本发明的课题在于提供电容器的静电容量的不均小的多层层叠板。

本发明提供一种多层层叠板，其具备：中央导电层；第1电介质层和第2电介质层，其分别直接配置于该中央导电层的各面；第1外表面导电层，其直接配置于第1电介质层的外侧；和，第2外表面导电层，其直接配置于第2电介质层的外侧，

前述多层层叠板中，第1外表面导电层和第2外表面导电层构成该多层层叠板的外表面，

前述中央导电层在遍及前述多层层叠板的面内方向的整个区域以实地状态形成，

第1电介质层的厚度的不均和第2电介质层的厚度的不均分别独立地为15％以下。

另外，本发明提供一种多层印刷电路板的制造方法，其具备如下工序：

准备前述多层层叠板，

形成将前述多层层叠板沿其厚度方向贯通的第1通孔，

在所形成的第1通孔内完全填充非导电性的填充剂，

在填充有所述填充剂的位置，以沿所述多层层叠板的厚度方向贯通的方式形成比第1通孔更小径的第2通孔。

附图说明

图1为示意性示出本发明的多层层叠板的沿厚度方向的结构的剖面图。

图2为示出图1所示的多层层叠板的制造工序的示意图。

图3的(a)至(c)为依次示出使用图1所示的多层层叠板制造多层印刷电路板的工序的示意图。