[实用新型]集成电路器件

说明书

技术领域

本实用新型涉及由两个或更多个堆叠半导体衬底形成的集成电路器件，并且具体地涉及用于对两个或更多个堆叠半导体衬底内的掺杂区域进行电互连的沟槽接触。

背景技术

利用两个或更多个堆叠半导体衬底形成集成电路器件在本领域中是已知的。在这样的器件中，提供金属布线以将支撑于这些衬底中的一个衬底之上以及之内的电路与支撑于这些衬底中的另一个衬底之上以及之内的电路进行电互连。这些金属布线占据了器件布局中的空间，并且这可能存在以阵列形式布置的电路的问题。图像像素电路的阵列是这样的集成电路器件的示例。必须在布局中提供空间以容纳在用于该阵列的每个电路元件的堆叠衬底之间所通过的金属布线。这对将像素间距的距离进行最小化所付出的努力具有不利影响。

实用新型内容

应当理解，前面的一般描述和下面的详细描述都是示例性和解释性的，并且旨在提供对所要求保护的本实用新型的进一步解释。

在实施例中，一种集成电路器件包括：第一半导体衬底层；第一晶体管，该第一晶体管形成在该第一半导体衬底层之中及之上，该第一晶体管包括由该第一半导体衬底层中的掺杂区域形成的第一源漏；第二半导体衬底层；第二晶体管，该第二晶体管形成在该第二半导体衬底层之中及之上，该第二晶体管包括由该第二半导体衬底层中的掺杂区域形成的第二源漏；其中，该第二半导体衬底层置于该第一半导体衬底层之上并且通过中间绝缘层与该第一半导体衬底层分隔开；以及第一金属布线，该第一金属布线从与用于该第一源漏的该掺杂区域的电接触延伸，通过该中间绝缘层，并且穿过用于该第二源漏的该掺杂区域并与之电接触。

在实施例中，一种集成电路器件包括：第一半导体衬底层；第一晶体管，该第一晶体管形成在该第一半导体衬底层之中及之上，该第一晶体管包括由该第一半导体衬底层中的掺杂区域形成的第一源漏；第二半导体衬底层；第二晶体管，该第二晶体管形成在该第二半导体衬底层之中及之上，该第二晶体管包括由该第二半导体衬底层中的掺杂区域形成的第二源漏；其中，该第二半导体衬底层置于该第一半导体衬底层之上并且通过中间绝缘层与该第一半导体衬底层分隔开；沟槽隔离，该沟槽隔离形成在第二半导体衬底层中，并且该沟槽隔离的厚度等于该第二半导体衬底层的厚度；以及第一金属布线，该第一金属布线从与用于该第一源漏的该掺杂区域的电接触延伸，通过该中间绝缘层，并且穿过该沟槽隔离以与用于该第二源漏的该掺杂区域进行电接触。

在实施例中，一种集成电路器件包括：第一半导体衬底层；第一晶体管，该第一晶体管形成在该第一半导体衬底层之中及之上，该第一晶体管包括由该第一半导体衬底层中的掺杂区域形成的第一源漏；第二半导体衬底层；第二晶体管，该第二晶体管形成在该第二半导体衬底层之中及之上，该第二晶体管包括由该第二半导体衬底层中的掺杂区域形成的第二源漏；其中，该第二半导体衬底层置于该第一半导体衬底层之上并且通过中间绝缘层与该第一半导体衬底层分隔开；以及第一金属布线，该第一金属布线从与用于该第一源漏的该掺杂区域的电接触延伸，通过该中间绝缘层，并且穿过该第二半导体衬底层中的电隔离结构以与用于该第二半导体衬底层的该掺杂区域进行电接触，该电隔离结构的厚度等于该第二半导体衬底层的厚度。

附图说明

附图被包括以提供对本实用新型的进一步理解并且结合在本说明书中并且构成本说明书的一部分，示出了本实用新型的实施例并且与说明书一起用于解释其原理。

在附图中：

图1是由堆叠半导体衬底所形成的集成电路器件的横截面；

图2是图1的集成电路器件的示意图；

图3是由堆叠半导体衬底所形成的集成电路器件的横截面；以及

图4是图3的集成电路器件的示意图。

具体实施方式

现参考图1，该图示出了通过在下部半导体衬底14上堆叠上部半导体衬底12而形成的集成电路器件10的横截面。该示例实施方式中的器件10是图像像素电路，但将理解到的是，这仅是作为示例，并且本文所公开的用于支持在堆叠半导体衬底之间进行电接触的技术可用于多种类型的集成电路器件。