[发明专利]半导体存储器结构及其制备方法

说明书

本发明提供一种半导体存储器结构及其制备方法，半导体存储器结构包括半导体基底、电容触点、在电容触点侧面的侧壁隔离层及电容触点上方的电容器阵列；电容器阵列包括复数个电容器，电容器由内向外包括下电极层、电容介质及上电极层；其中，下电极层具有位于金属栓塞上的主体部及连接主体部且往半导体基底延伸的延伸部，延伸部延伸至侧壁隔离层内并与金属栓塞的侧壁接触。可利用金属与二氧化硅的刻蚀比不同和光刻工艺的对位不匹配，在半导体基底的例如二氧化硅材质的侧壁隔离层中形成凹槽，在凹槽中形成延伸部，增加了下电极层和金属栓塞的接触面积，降低了电容结构与金属栓塞的接触电阻，优化了动态随机存取存储器的元件特性。

技术领域

本发明涉及一种集成电路制造领域，特别是涉及一种半导体存储器结构及其制备方法。

背景技术

动态随机存取存储器((Dynamic Random Access Memory，DRAM)是一种常用的存储器，其通过存储单元中的电容器存储电荷和释放电荷来记录信息，利用电容内存储电荷的多寡来代表0和1。随着制程工艺持续演进，DRAM集成度不断提高，元件尺寸不断地微缩，电容器储存电荷容量也面临考验。随着DRAM单元数组上的存储电容区域(StorageCapacitor Area)的微缩，DRAM的制备对光刻工艺的精度要求越来越高，光刻工艺对位不匹配对DRAM的影响也越来越大。

现有技术中的动态随机存取存储器单元一般包括半导体基底、位于所述半导体基底上表面的位线隔离层和电容触点以及位于所述位线隔离层和电容触点上表面的电容器阵列；所述电容器阵列之间设置有支撑层，所述支撑层设置有上下贯通其的若干电容孔，所述电容孔的底部显露出对应的所述电容触点的上表面；电容器阵列包含若干电容器，所述电容器处于所述电容孔内，位于所述电容触点的上表面。利用光刻工艺制备动态随机存取存储器单元数组的存储电容结构时，光刻工艺对位不匹配(Alignment Mismatch)的缺陷造成存储电容的下电极层与半导体基底的电容触点发生相对的移动，导致存储电容和电容触点的接触面积缩小，接触电阻变大，降低了动态随机存取存储器单元数组的传输效率。

因此，如何在不增加光刻工艺精度的情况下增大存储电容和金属栓塞的接触面积，使接触电阻变小，提高动态随机存取存储器单元数组的传输效率成为本领域技术人员亟需解决的一个重要技术问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体存储器结构及其制备方法，用于解决现有技术中光刻工艺对位不匹配的缺陷造成半导体存储器结构中存储电容下电极层与栓导电层之上的金属栓塞发生了相对的移动，导致存储电容下电极和金属栓塞的接触面积缩小，接触电阻变大，降低了动态随机存取存储器单元数组的传输效率的问题。

为实现上述目的及其他相关目的，本发明提供一种半导体存储器结构，所述半导体存储器结构至少包括：

半导体基底、位于所述半导体基底上表面的位线隔离层和电容触点以及位于所述位线隔离层和电容触点上表面的电容器阵列；

所述电容触点与所述位线隔离层之间设置有侧壁隔离层，所述侧壁隔离层中形成有凹槽，所述凹槽的一侧壁包含所述电容触点的侧壁；

所述第一下电极层具有主体部及由所述主体部的底部延伸的延伸部，所述主体部的底部接合于对应的所述电容触点的上表面，所述延伸部填入至所述凹槽内，且所述延伸部与所述电容触点的侧壁接合，增加了所述第一下电极和所述金属栓塞的接触面积，降低了所述第一下电极和所述金属栓塞的接触电阻；

所述第一电容介质位于所述第一下电极层的内表面及外表面；

所述第一上电极层位于所述第一电容介质的表面。