[发明专利]用于系统级封装的TSV转接板及其制备方法

说明书

本发明涉及一种用于系统级封装的TSV转接板及其制备方法，该方法包括：S101、选取Si衬底；S102、刻蚀所述Si衬底形成TSV，填充后形成TSV区；S103、刻蚀所述Si衬底在所述TSV区之间形成至少一个隔离沟槽，填充后形成隔离区；S104、在所述隔离区上制备二极管；S105、在所述TSV区的第一端面与所述二极管之间形成互连线；S106、在所述TSV区的第二端面制备金属凸点以完成所述TSV转接板的制备。本发明提供的TSV转接板通过在TSV转接板上加工二极管作为ESD防护器件，解决了基于TSV工艺的集成电路系统级封装抗静电能力弱的问题，增强了集成电路系统级封装的抗静电能力。

技术领域

本发明属半导体集成电路技术领域，特别涉及一种用于系统级封装的TSV转接板及其制备方法。

背景技术

随着微电子技术的不断进步，仅依靠在单一芯片上集成更多的器件来提高芯片的性能已经无法满足实际的需求。因此，叠置芯片封装技术逐渐成为技术发展的主流。叠置芯片封装技术是在不改变封装体尺寸的前提下，在同一个封装体内的垂直方向叠置多个芯片的封装技术。其中，硅通孔(Through-Silicon Via，简称TSV)转接板是实现上下芯片互连的连接板，其不仅可以减小互连线的长度，而且可以降低电路的功耗。

在半导体行业里面，随着集成电路集成度的提高以及器件特征尺寸的减小，集成电路中静电放电(Electro-Static Discharge，简称ESD)引起的潜在性损坏已经变得越来越明显。据有关报道，集成电路领域的故障中有近35％的故障是由ESD所引发的，因此芯片内部都设计有ESD保护结构来提高器件的可靠性。

转接板通常是指芯片与封装基板之间的互连和引脚再分布的功能层。转接板可以将密集的I/O引线进行再分布，实现多芯片的高密度互连，成为纳米级集成电路与毫米级宏观世界之间电信号连接最有效的手段之一。在利用转接板实现多功能芯片集成时，不同芯片的抗静电能力不同，在三维堆叠时抗静电能力弱的芯片会影响到封装后整个系统的抗静电能力，因此如何提高基于TSV工艺的系统级封装的抗静电能力成为半导体行业亟待解决的问题。

发明内容

为了提高基于TSV工艺的系统级封装的抗静电能力，本发明提供了一种用于系统级封装的TSV转接板及其制备方法；本发明要解决的技术问题通过以下技术方案实现：

本发明的实施例提供了一种用于系统级封装的TSV转接板的制备方法，包括：

S101、选取Si衬底；

S102、刻蚀Si衬底形成TSV，填充后形成TSV区；

S103、刻蚀Si衬底在TSV区之间形成至少一个隔离沟槽，填充后形成隔离区；

S104、在隔离区上制备二极管；

S105、在TSV区的第一端面与二极管之间形成互连线；

S106、在TSV区的第二端面制备金属凸点以完成TSV转接板的制备。

在本发明的一个实施例中，S102包括：

S1021、利用光刻工艺，在Si衬底的上表面形成TSV的刻蚀图形；

S1022、利用深度反应离子刻蚀法(Deep Reactive Ion Etching，简称DRIE)工艺，刻蚀Si衬底形成TSV；

S1023、热氧化TSV在TSV的内壁形成氧化层；

S1024、利用湿法刻蚀工艺，刻蚀氧化层以完成TSV的平整化；

S1025、利用光刻工艺形成TSV的填充图形；

S1026、利用化学气相淀积(Chemical Vapor Deposition，简称CVD)工艺，在TSV内填充多晶硅，并通入掺杂气体进行原位掺杂形成TSV区。