[发明专利]多晶硅肖特基二极管的制作方法有效
| 申请号： | 201711351320.1 | 申请日： | 2017-12-15 |
| 公开（公告）号： | CN108155097B | 公开（公告）日： | 2020-10-09 |
| 发明（设计）人： | 唐冬;刘旸 | 申请（专利权）人： | 中国电子科技集团公司第四十七研究所 |
| 主分类号： | H01L21/329 | 分类号： | H01L21/329;H01L29/04;H01L29/16 |
| 代理公司： | 沈阳科苑专利商标代理有限公司 21002 | 代理人： | 许宗富;周秀梅 |
| 地址： | 110032 辽*** | 国省代码： | 辽宁;21 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 多晶 硅肖特基 二极管 制作方法 | ||
1.一种多晶硅肖特基二极管的制作方法，其特征在于：该方法首先在单晶硅外延片上刻蚀，形成多晶硅淀积区域；然后在该多晶硅淀积区域上淀积多晶硅，形成单晶和多晶硅的混合结构；然后在该混合结构上制备势垒金属层，并进一步形成具有单晶和多晶混合势垒的多晶硅肖特基二极管；
该方法具体包括如下步骤：
(1)将外延片置于氧化炉中，在单晶硅上生长场氧层；所述场氧层为SiO2；
(2)光刻P+环：在场氧层上进行第一次光刻，通过硼离子注入形成P+环；
(3)硼离子注入后并进行退火，退火后在场氧层上以及P+环内形成二氧化硅氧化层；硼离子注入过程中，注入能量60keV，注入剂量3E15；硼离子注入后的退火温度1050℃，退火时间4小时；
(4)势垒区光刻：进行第二次光刻，定义势垒层区域；
(5)腐蚀：采用湿法刻蚀腐蚀势垒层区域的二氧化硅，直至露出单晶硅；
(6)光刻多晶硅区域：在露出的单晶硅上光刻多晶硅区域，然后干法刻蚀掉所需厚度的单晶硅；
(7)淀积多晶硅及掺杂：淀积温度650℃；根据产品参数要求对多晶硅进行掺杂；
(8)去除多余的多晶硅，呈现平面势垒区域；然后依次制备势垒金属层、正面金属和背面金属，最终获得所述多晶硅肖特基二极管。
2.根据权利要求1所述的多晶硅肖特基二极管的制作方法，其特征在于：步骤(1)中，生长场氧层的温度为1000℃，场氧层的厚度为800nm。
3.根据权利要求1所述的多晶硅肖特基二极管的制作方法，其特征在于：步骤(3)中，退火后在P+环内形成氧化层厚度为400nm。
4.根据权利要求1所述的多晶硅肖特基二极管的制作方法，其特征在于：步骤(7)中，淀积的多晶硅厚度为0.6μm。
5.根据权利要求1所述的多晶硅肖特基二极管的制作方法，其特征在于：所述势垒金属为镍铬合金。
6.根据权利要求1所述的多晶硅肖特基二极管的制作方法，其特征在于：所述正面金属为Ti/Ni/Al三层复合结构，厚度为2.5μm。
7.根据权利要求1所述的多晶硅肖特基二极管的制作方法，其特征在于：所述背面金属为V/Ni/Ag，厚度1.5μm。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第四十七研究所，未经中国电子科技集团公司第四十七研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201711351320.1/1.html，转载请声明来源钻瓜专利网。
- 上一篇：热处理制作工艺
- 下一篇：双极晶体管的制作方法
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
