[发明专利]具有晶闸管的存储器电路

说明书

本发明公开了一种具有晶闸管的存储器电路包含多个存储单元。所述多个存储单元中的每一存储单元包含一存取晶体管和一晶闸管。所述晶闸管是耦接所述存取晶体管。所述存取晶体管的栅极和所述晶闸管的栅极的其中至少一具有一鳍式结构。因此，因为所述存取晶体管的栅极和所述晶闸管的栅极的其中至少一具有所述鳍式结构，所以相较于现有技术，本发明可以很容易地微缩所述存储器电路以进入一高端半导体工艺。

技术领域

本发明涉及一种具有晶闸管的存储器电路，尤其涉及一种具有鳍式结构的具有晶闸管的存储器电路。

背景技术

虽然具有晶闸管的存储器电路具有高开启电流(高写入速度)和低关闭电流(低待机电流)，但因为所述晶闸管具有一堆栈式结构，所以所述存储器电路的良率普遍不高。为了解决所述存储器电路的良率不高的问题，现有技术公开了一种平面式晶闸管的结构，但却面临工艺微缩不易的情况，导致所述平面式晶闸管的结构无法进入高端半导体工艺。因此，如何使所述平面式晶闸管的结构进入所述高端半导体工艺成为所述存储器电路的设计者的一项重要课题。

发明内容

本发明的一实施例公开一种具有晶闸管(Thyristor)的存储器电路。所述存储器电路包含多个存储单元。所述多个存储单元中的每一存储单元包含一存取晶体管和一晶闸管。所述晶闸管是耦接所述存取晶体管。所述存取晶体管的栅极和所述晶闸管的栅极的其中至少一具有一鳍式(fin)结构。

本发明的另一实施例公开一种具有晶闸管的存储器电路。所述存储器电路所包含一绝缘体上的硅结构层以及多个存储单元。所述多个存储单元形成于所述绝缘体上的硅结构之上，其中每一存储单元包含一存取晶体管和一晶闸管。所述存取晶体管是由一第一条状半导体材料和所述存取晶体管的栅极所组成，其中所述第一条状半导体材料形成于所述绝缘体上的硅结构层上的一第一方向，以及所述存取晶体管的栅极形成于所述绝缘体上的硅结构层上的一第二方向且覆盖所述第一条状半导体材料。所述晶闸管是由一第二条状半导体材料和所述晶闸管的栅极所组成，其中所述第二条状半导体材料形成于所述绝缘体上的硅结构层上的第一方向，以及所述晶闸管的栅极形成于所述第二方向且覆盖所述第二条状半导体材料。所述存取晶体管的栅极围绕所述第一条状半导体材料的至少三面，或所述晶闸管的栅极围绕所述第二条状半导体材料的至少三面。

本发明公开一种具有晶闸管的存储器电路。在所述存储器电路中，因为所述存储器电路内的存取晶体管的栅极和所述存储器电路内的晶闸管的栅极的其中至少一具有鳍式结构，所以相较于现有技术，本发明可以很容易地微缩所述存储器电路以进入一高端半导体工艺。另外，因为所述存取晶体管的栅极和所述晶闸管的栅极的其中至少一具有鳍式结构，所以本发明可使所述存取晶体管和所述晶闸管开启时具有较大的导通电流，且因为所述存取晶体管的栅极和所述晶闸管的栅极具有良好的控制效率以及所述存取晶体管和所述晶闸管是形成在所述绝缘体上的硅结构层上，所以本发明可使所述存取晶体管和所述晶闸管关闭时具有较小的漏电流。

附图说明

图1是本发明的一实施例所公开的一种具有晶闸管(Thyristor)的存储器电路的示意图。

图2是说明存储器电路的结构示意图。

图3A-3E是说明存取晶体管的栅极的鳍式结构的示意图。

其中，附图标记说明如下：

100 存储器电路

102 基底

103 存储单元

104 绝缘层

105 条状半导体材料