[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：提供衬底和凸出于衬底的鳍部，鳍部包括位于衬底表面的鳍部第一部分和位于鳍部第一部分顶部的鳍部第二部分；在鳍部第一部分侧壁上形成第一衬垫层；在第一衬垫层表面、鳍部第二部分顶部及侧壁上形成第二衬垫层；在衬底上形成覆盖第二衬垫层的隔离膜，隔离膜顶部高于鳍部顶部或与鳍部顶部齐平；去除高于鳍部第一部分顶部的第二衬垫层及隔离膜，剩余隔离膜形成隔离层；在隔离层露出的鳍部顶部及侧壁表面形成栅氧化层。本发明中，第一衬垫层及第二衬垫层能够有效减弱隔离层对鳍部侧壁施加的应力大小，从而避免鳍部发生弯曲，并且形成隔离层的工艺窗口大，有助于提高隔离层的形成质量。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在半导体制造中，随着集成电路特征尺寸持续减小，MOSFET的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极之间的距离也随之缩短，导致栅极对沟道的控制能力变差，短沟道效应(SCE： short-channel effects)更容易发生。

鳍式场效应晶体管(FinFET)在抑制短沟道效应方面具有突出的表现，FinFET的栅极至少可以从两侧对鳍部进行控制，因而与平面MOSFET相比， FinFET的栅极对沟道的控制能力更强，能够很好的抑制短沟道效应。

但是，现有技术中半导体结构的性能仍有待提高。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，能够减弱隔离层在形成栅氧化层的过程中对鳍部侧壁施加的应力大小，从而避免鳍部发生弯曲，并且形成隔离层的工艺窗口大，有助于提高所述隔离层的形成质量，另外，还能够避免所述鳍部表面在形成所述隔离层的过程中被氧化。

为解决上述问题，本发明提供一种半导体结构形成方法，包括：提供衬底和凸出于所述衬底的鳍部，所述鳍部包括位于衬底表面的鳍部第一部分和位于所述鳍部第一部分顶部的鳍部第二部分；在所述鳍部第一部分侧壁上形成第一衬垫层；在所述第一衬垫层表面、所述鳍部第二部分顶部及侧壁上形成第二衬垫层；在所述衬底上形成覆盖所述第二衬垫层的隔离膜，所述隔离膜顶部高于所述鳍部顶部或与所述鳍部顶部齐平；去除高于所述鳍部第一部分顶部的第二衬垫层以及隔离膜，剩余隔离膜形成隔离层；在所述隔离层露出的所述鳍部顶部及侧壁表面形成栅氧化层。

可选的，在形成所述栅氧化层之前，所述鳍部两侧的所述隔离层宽度不相等。

可选的，所述鳍部的数量为多个，在形成所述栅氧化层之前，部分所述鳍部两侧的所述隔离层宽度相等，其余所述鳍部两侧的所述隔离层宽度不相等。

可选的，所述衬底包括边缘区域以及位于相邻边缘区域之间的中心区域；所述中心区域的所述鳍部两侧的所述隔离层宽度相等，所述边缘区域的所述鳍部两侧的所述隔离层宽度不相等。

可选的，所述隔离层顶部与所述鳍部第一部分顶部齐平；在形成所述栅氧化层的步骤中，在所述隔离层露出的鳍部第二部分顶部和侧壁上形成所述栅氧化层。

可选的，所述隔离层顶部低于所述鳍部第一部分顶部；在形成所述隔离层的工艺步骤中，还去除所述鳍部第一部分部分侧壁上的第一衬垫层、第二衬垫层以及隔离膜，露出所述鳍部第一部分部分侧壁；在形成所述栅氧化层的步骤中，在所述隔离层露出的鳍部第一部分侧壁、鳍部第二部分顶部及侧壁上形成所述栅氧化层。

可选的，去除所述鳍部第一部分部分侧壁上的所述隔离膜的厚度为

可选的，形成所述隔离膜的工艺步骤包括：在所述衬底上形成覆盖所述第二衬垫层的初始隔离膜，且所述初始隔离膜顶部高于位于鳍部第二部分顶部上的第二衬垫层顶部；对所述初始隔离膜进行平坦化处理，形成所述隔离膜。

可选的，所述隔离膜的顶部高于位于鳍部第二部分顶部上的第二衬垫层顶部；或者，所述隔离膜顶部与位于鳍部第二顶部上的第二衬垫层顶部齐平。