[发明专利]芯片封装方法及封装结构

说明书

本公开实施例公开了一种芯片封装方法及封装结构。所述芯片封装方法包括：将至少一个待封装芯片和至少一个导电模块贴装于载板上，至少一个待封装芯片的背面朝上，正面朝向所述载板；至少一个导电模块邻近所述至少一个待封装芯片；形成第一包封层，第一包封层覆盖在整个所述载板上，用于包封住所述至少一个待封装芯片以及所述至少一个导电模块；剥离所述载板，露出至少一个待封装芯片的正面以及所述至少一个导电模块的第一表面；在至少一个待封装芯片的正面以及所述至少一个导电模块的第一表面通过再布线工艺完成封装。本公开通过将待封装芯片的正面及导电模块贴装于载板上降低了芯片封装的难度，进而节省了封装成本。

技术领域

本公开涉及半导体技术领域，尤其涉及一种芯片封装方法及封装结构。

背景技术

已有技术中，一种常见的芯片封装技术主要包含下述工艺过程：首先将芯片正面通过胶带粘接在衬底晶圆上，进行晶圆级塑封，将衬底晶圆剥离，然后在芯片正面进行再布线，形成再布线层，并植焊锡球，最后将封装体切成单颗。

发明内容

第一方面，本公开提供了一种芯片封装方法，包括：

将至少一个待封装芯片和至少一个导电模块贴装于载板上，所述至少一个待封装芯片的背面朝上，正面朝向所述载板；所述至少一个导电模块邻近所述至少一个待封装芯片；

形成第一包封层，所述第一包封层覆盖在整个所述载板上，用于包封住所述至少一个待封装芯片以及所述至少一个导电模块；

剥离所述载板，露出所述至少一个待封装芯片的正面以及所述至少一个导电模块的第一表面；

在所述至少一个待封装芯片的正面以及所述至少一个导电模块的第一表面通过再布线工艺完成封装。

可选地，所述将至少一个待封装芯片以及至少一个导电模块贴装于载板上，包括：

在所述载板上形成粘接层；

通过所述粘接层将所述至少一个导电模块贴装于所述载板的第一预定位置处，将所述至少一个待封装芯片贴装于所述载板的第二预定位置处。

可选地，所述至少一个导电模块的厚度大于或等于所述至少一个待封装芯片的厚度。

可选地，所述导电模块为多个导电凸柱构成的导电阵列，所述导电阵列通过绝缘材料封装成一体。

可选地，所述导电阵列中间具有至少一个开口；所述导电阵列和所述至少一个封装芯片贴装于所述载板上时，所述至少一个封装芯片位于所述至少一个开口中。

可选地，在形成第一包封层之前，所述方法还包括：

形成密封层，所述密封层至少包裹在所述至少一个待封装芯片以及所述至少一个导电模块的四周。

可选地，所述形成密封层，包括：

利用半导体工艺将密封材料覆盖在贴装有所述至少一个待封装芯片以及所述至少一个导电模块的所述载板上；

固化所述密封材料，形成所述密封层。

可选地，所述密封层高度低于所述至少一个待封装芯片的高度，且所述密封层采用热固化或紫外线固化绝缘材料。

可选地，所述密封层连续不间断的覆盖在所述第一包封层表面以及至少包裹在所述芯片的四周。

可选地，在形成第一包封层之后，还包括：

减薄所述第一包封层，露出所述至少一个导电模块的第二表面。

可选地，在形成第一包封层之前，还包括：