[发明专利]一种抗总剂量辐射的FinFET器件及其制备方法

说明书

技术领域

本发明涉及抗总剂量辐射的鳍式场效应晶体管(FinFET)器件及其制备方法，属于超大规模集成电路制造技术领域。

背景技术

为了使集成电路正常工作在恶劣的空间辐射环境中，需对器件的抗辐射性能提出较高要求。半导体器件受到电子、X射线、γ射线等辐照后，会产生总剂量辐射效应，导致器件直流特性发生变化，如阈值电压漂移、关态泄漏电流增加等，引起集成电路功耗增加、性能降低甚至功能失效。随着集成电路技术的飞速发展，器件特征尺寸已缩小到纳米尺度。FinFET器件具有良好的栅控能力，能够克服传统平面体硅器件所面临的短沟道效应、迁移率退化等问题，因此成为纳米级超大规模集成电路制造中的主流器件。现有的研究表明，体硅FinFET器件受总剂量辐照后关态泄漏电流显著增加。总剂量辐射在浅槽隔离(STI)区中引入的氧化层陷阱电荷是导致器件关态泄漏电流增大的主因。特别是当Fin宽较小时，总剂量辐射引起的器件关态泄漏电流退化更加严重。

发明内容

为了提高FinFET器件的抗总剂量辐射能力，本发明提出一种新型的抗总剂量辐射的FinFET器件及其制备方法。

本发明提出的抗总剂量辐射的FinFET器件通过刻蚀形成“哑铃”形Fin条结构。该Fin条结构上部宽度较大，中部宽度减小，增强两侧栅对Fin中部电势调控能力，而被STI区包裹的Fin下部宽度增加，减小辐照引起的泄漏电流增大。Fin条剖面形貌类似“哑铃”。一方面，栅对“哑铃”形Fin条较薄中部的电势控制能力增强，能够有效减少辐照在STI区产生的陷阱电荷对Fin条电势的影响；另一方面，“哑铃”形Fin条下部增大了Fin两侧STI区距离，降低辐照引起的器件关态泄漏电流增大。

具体的，本发明提供的抗总剂量辐射的FinFET器件，包括半导体衬底，在半导体衬底上具有与衬底相连的“哑铃”形Fin条结构，所述Fin条垂直于沟道方向的剖面为“哑铃”形，即Fin条中部较窄，向上和向下宽度增大；Fin条顶部至中部较窄区域侧壁表面具有横跨Fin条的栅极结构，与栅极结构接触的Fin条部分构成沟道区；Fin条下部被STI区包裹；源、漏位于沟道区两端。

上述抗总剂量辐射的FinFET器件中，所述“哑铃”形Fin条的材料可以是Si、Ge、SiGe、III-V族等半导体材料或它们的异质结构。进一步的，上述FinFET器件的“哑铃”形Fin条顶部宽度优选为1～50nm，中部最窄部分的宽度不超过顶部宽度的70％，被STI包裹部分的底部宽度不小于顶部宽度。

进一步的，“哑铃”形Fin条被STI区包裹部分侧面的倾斜角度(与水平方向夹角)应小于85°。

本发明还提供了一种上述抗总剂量辐射的FinFET器件的制备方法，包括以下步骤：

1)在半导体衬底上形成“哑铃”形Fin条；

2)在“哑铃”形Fin条下部形成浅槽隔离区；

3)在Fin条侧壁和顶部表面形成栅极结构，并在栅极结构的侧面形成侧墙；

4)光刻定义源漏区图形，掺杂并退火形成源漏。

上述步骤1)可以直接在半导体衬底上用刻蚀方法形成“哑铃”形Fin条，也可以在半导体衬底上先外延Fin条所需的半导体材料，然后再刻蚀该外延层得到“哑铃”形Fin条。

以体硅衬底上形成Si材料“哑铃”形Fin条为例，步骤1)中所述半导体衬底为体硅衬底，形成“哑铃”形Fin条的方法具体可包括：

1-1)在半导体衬底上淀积硬掩膜，光刻定义Fin条图形；

1-2)干法刻蚀硬掩膜和一定深度的半导体衬底，形成“哑铃”形Fin条的上部结构；

1-3)淀积一层氮化硅，并进行干法刻蚀，形成氮化硅侧墙；

1-4)各向同性刻蚀衬底至一定深度，湿法腐蚀去掉硬掩膜和侧墙，形成“哑铃”形Fin条结构。

所述步骤1-1)中硬掩膜可以是氧化硅层、氮化硅层、氧化硅/氮化硅叠层等，但不局限于上述材料，所用材料应具有较好的保形性。淀积硬掩膜的工艺可以采用低压化学气相淀积(Low Pressure Chemical Vapor Deposition，LPCVD)、等离子体增强化学气相淀积(Plasma Enhanced Chemical Vapor Deposition，PECVD)等方法。硬掩膜的厚度一般为10～200nm；Fin条上部宽度一般小于50nm。光刻优选为电子束光刻或193nm浸没式光刻等能形成纳米尺度线条的先进技术。

所述步骤1-2)中干法刻蚀衬底深度决定了“哑铃”形Fin条的上部高度，通常是1～30nm。