[发明专利]半导体装置的形成方法

说明书

提供半导体装置的形成方法，此方法包含执行原子层沉积工艺，以沉积介电材料于基底上，使用紫外光将沉积的介电材料硬化，以及在硬化之后，将沉积的介电材料退火。

技术领域

本公开实施例通常涉及半导体装置的制造，且特别涉及在具有高深宽 比(aspectratio)的开口中，使用原子层沉积(atomic layer deposition，ALD)工 艺形成介电层。

背景技术

由于各种电子元件(例如：晶体管、二极管、电阻器、电容器等)的集 成密度不断的提升，半导体产业已经历快速成长。在大多数情况下，集成 密度的提升来自于最小部件深宽的不断缩小，其使得更多的元件能被整合 至指定的面积内。

随着晶体管深宽缩小，每一部件的深宽也跟着缩小。一个此类部件为 浅沟槽隔离(shallow trench isolation，STI)，其用于有源区之间，以隔离一 个半导体装置与另一半导体装置，且另一部件为在栅极结构之间的层间介 电层(inter-layer dielectric，ILD)。部件深宽的缩小常常导致深宽比(aspect ratio)增加，因为开口的宽度变小，但深度可能与先前的一样。对于具有高 深宽比例如深宽比为8:1或更大的先进技术的开口而言，用来填充具有较 低深宽比的开口(例如，基底中的浅沟槽隔离或栅极结构之间的层间介电层)的技术可能会有较差的填充结果。

通过使用可流动的介电材料，可流动的化学气相沉积(Flowable chemical vapordeposition，FCVD)工艺改善填充结果。可流动的介电材 料，顾名思义，可流动以填入间隙中的孔洞。通常会添加各种化学成分至 含硅的前驱物中，使沉积的膜能够流动。在沉积可流动的膜之后，将其硬 化，然后退火，以移除添加的化学成分，形成介电层，例如氧化硅。通常 在高温下，例如大于600℃或大于1000℃，将可流动的膜硬化及退火，以 获得期望的机械性质(mechanical property)。然而，半导体装置的热预算 (thermal budget)可能无法容许如此高的温度。当在较低温下(例如在300℃ 和700℃之间)硬化时，可流动的膜的机械性质，例如湿蚀刻速率(wet etch rate，WER)退化(例如湿蚀刻速率增加)，其对于后续工艺可能有不利的影 响。本公开所属技术领域亟需低温沉积法，其能填充高深宽比的开口。

发明内容

根据一些实施例，半导体装置的形成方法包含执行原子层沉积工艺， 以沉积介电材料于基底上，使用紫外光将沉积的介电材料硬化，以及在硬 化之后，将沉积的介电材料退火。

根据另一些实施例，半导体装置的形成方法包含使用原子层沉积工 艺，将绝缘材料填入基底上的凹陷中，以及执行后处理，以降低绝缘材料 的蚀刻速率。

根据又一些实施例，鳍式场效晶体管的形成方法包含形成突出于基底 上的鳍，执行原子层沉积工艺，以沉积氧化物膜于邻近鳍的凹陷中，其中 原子层沉积工艺的执行包含供应包含前驱物和氧化剂的气体至具有基底的 沉积腔，以形成氧化物膜的第一层，从沉积腔移除气体，以及执行等离子 体工艺，以处理氧化物膜的第一层。此方法还包括使用紫外光将氧化物膜 硬化，以及使用蒸气退火工艺将氧化物膜退火。

附图说明

为了更完整的理解本公开实施例及其优点，以下配合所附附图作详细 说明。

图1为鳍式场效晶体管(Fin field-effect transistor，FinFET)的三维示意 图。

图2、图3、图4A、图5A、图6A、图7A和图8-图16是根据一些实 施例，绘示鳍式场效晶体管在各个制造阶段的剖面图。

图4B、图5B、图6B和图7B是根据一些实施例，分别绘示图4A、图 5A、图6A和图7A所绘示的绝缘材料的化学键。

图17是根据一些实施例，绘示半导体结构的制造方法的流程图。